Chip123 科技應用創新平台

標題: 請問各位前輩~以及公司裡的工程師!! [打印本頁]

---

作者: 59003040    時間: 2008-5-21 08:05 PM
標題: 請問各位前輩~以及公司裡的工程師!!
我現在有一個問題就是畫INV  或 NAND ,OR,AND的gate不是都相接嗎??  是否直接將POLY 拉下來接這樣叫好??還是在打PIN再用金屬接在一起呢?? 謝謝!!

---

作者: 小緯仔    時間: 2008-5-21 09:23 PM
POLY電阻值較大
7 x9 j. t  Z: h2 v0 |! B" Y. x0 eMetal比較小
2 G4 \4 K1 d3 {
如果兩點距離較遠見議使用metal

但如果兩點相鄰很近使用poly即可

因為有時候如果兩點太相近反而使用matel阻值(考慮contact)會比使用poly大

---

作者: m851055    時間: 2008-5-22 06:28 AM
一般看情況處理，如果考量RC那就要選阻值小的話，若考量空間，那當然是越小越好.............

---

作者: 12345    時間: 2008-5-23 04:16 PM
就算你對,你還是要看designer,最好先跟designer溝通,不然等你畫好,designer不爽,你還要再改一次,每個 designer要求的style都不太一樣,先溝通是很重要的,除非你對designer的style很熟,那你畫的修改機率就會少很多.

---

作者: ritafung    時間: 2008-5-26 09:47 PM
要看看是什麼process，如果是polycide或salicide process，用poly做routing都不是太大問題，因為gate resistance相比較低. 當然最後要視乎design，若果是普通logic，速度不是一個問題就可以簡單用poly連線，否則，都是用metal連線。
用metal連線的好處是可以簡單用metal去fix bug，不需要involve front-end layer，可以更快看到silicon results.

---

作者: arthur03226    時間: 2008-5-27 11:07 AM
其實這個問題並沒有一個標準答案耶。
/ @. t& `7 l$ B& z1 [  D7 y! e一切看該設計的需求。
6 g$ @/ g8 k3 I像我~~就算畫數位電路我還是依樣習慣把PN用ring隔開，gate用metal連接。

---

作者: motofatfat    時間: 2008-6-3 02:15 PM
我同意樓上ㄉ說法
/ l& q/ k: ?) u6 u) |2 r同樣是這些CELL
做類比線路
: n/ r2 R7 F$ Z* R* G和做成LIBㄉ作法就不同
  X' m$ g% ^5 \8 d+ F看當時ㄉ狀況決定

---

作者: lawrence0411    時間: 2008-7-13 12:01 AM
嗯，其實答案並不一定，主要是減小電路所帶來的雜散效應使他不影響效能下為考量的做法都可以吧，台灣向前衝啊
師父引進門，修行在個人~~

---

作者: yhchang    時間: 2008-7-13 12:07 AM
基本上 POWER 與 GND 接阻值大的METAL是大忌
' _" u# n- a. b! c( Y/ b+ o5 e2 Z* lSIGNAL的話  只要推得動就可以了

---

作者: tonysk    時間: 2008-7-14 01:54 PM

原帖由 yhchang 於 2008-7-13 12:07 AM 發表
基本上 POWER 與 GND 接阻值大的METAL是大忌
1 z5 x1 g, Z; P0 f- w3 P* H5 MSIGNAL的話  只要推得動就可以了

基本上 POWER 與 GND 接阻值大的METAL是大忌
SIGNAL的話  只要推得動就可以了

---

歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)

Powered by Discuz! X3.2