Chip123 科技應用創新平台
標題:
求助SDM的OP
[打印本頁]
作者:
xyzabc0930
時間:
2008-5-14 06:29 PM
標題:
求助SDM的OP
小弟目前在做SDM
5 ^( j: C& j5 y0 Q8 u* X' i' G8 h
一開始本來就在做OP<單端輸出無緩衝>(就是二輸入一輸出的那種)
1 A1 u0 Y$ x- w1 l
6 L G# e1 S7 k! G( b
到後來才發現大家在做SDM的OP時,都是用完全差動摺式疊接或疊接式的放大器(我也不太懂這種跟單端輸出無緩衝的OP差在什麼地方)
- {' @7 _1 s' N( i" {! z" E
好像只差在
自我補償,gain,良好的輸入共模範圍
) ^& |9 |. V* b- i' @
那後來我打算重做修改的時
' |9 W4 {& O0 N3 T
. L, R$ M7 k4 [) N( S
發現了Allen的CMOS類比電路設計(中文p338~p339)
8 ~- I! h+ F. {1 |$ @2 Y( X5 G
表6.5-3跟範例6.5-3好像是不同的東西
% C2 K$ N8 |* q E
例如
VSD VDS的算法就很怪
/ d8 |; [/ V8 L
size的算法有的是*8有的卻*2
$ ~ @ z' ?6 V" O* c' j4 U
那我如果input sin wave是沒有含直流的成分的話,那變成我的最大輸入共模電壓和最小輸入共模電壓是否就是0了
+ @) `# V, Q1 ]
1 D8 T- J; X3 G# j
PS:超多問題
2 I# d" M# v. r; f. |8 e# F$ I
7 o _" m* B' p1 y7 s4 n
而且圖6.5-7的VB加上去了之後怎麼跟當初圖6.5-1的浮動電壓VBIAS的做法是不同的
( v) W, E# G( ~" W/ A; ^
9 C! w7 s, |/ l. ]% c
進而到後面如果要差動輸出的時(摺疊-串接式運算放大器),<圖7.3-5>
2 s% q2 f. s+ q6 m+ R8 l5 _- C4 N
要如何把6.5-7的圖轉換到圖7.3-5,然後再轉換到圖7.3-7
. O0 p# b; E! t! S) N- }
做2級式的差動輸出摺疊-串接式運算放大器
, {: i" e2 p; W/ B0 z# E {7 P* m+ }
6 [! z( O) B# N i2 I) o
在這轉換上真的不是很懂
/ s, `- i8 I$ Q/ x( ]
1 z+ G$ R9 q- l) y* v, V) v5 y
只是當務之急-連圖6.5-7的電路都design不出來~希望各位先進提供一些意見給小弟我
) v q7 Z. r2 A5 J1 F
8 a: H# t: j- M/ t
那我也想找詢有人在做SDM是SC架構的人,可以一起討論的
: j! q. _) h/ r9 h$ Y w. \$ @
謝謝
* \# ~8 c$ w) o5 M S' O2 |9 [
1 i7 `6 W3 r) n6 ~4 l8 N& U& s
有的話就可以連絡一下
0 X! ^% Z- o: ^: }( g E/ B- c
0 X, k+ y' `8 r2 {
非常感謝各位看完我的問題~希望各位給我一些意見
/ X: L- } B& H
不吝分享
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2