Chip123 科技應用創新平台

標題: Layout 新手問題!! [打印本頁]
作者: ben372717    時間: 2008-5-14 03:21 PM
標題: Layout 新手問題!!
inverter　製程　0.188 |4 L7 X5 v8 E) B3 P

$ K5 r& _( H$ I! o. b0 Q0 l---RUN DRC----------
; L$ h7 ]3 Z( O" G* ^( ^出現error2 g- o$ n7 t- f$ T8 O! W; ~

8 g) M9 L9 N% A0 G6 o  m1.CHECK OD.R.1WARN -2 errors7 C4 }6 s- W9 b7 Z
(OD WITHOUT IMPLANT)% T  T5 T% J) u) c- K% @& R

6 a( d$ o0 o4 O" ^2.CHECK M1.E.2- 8 errors( S4 l- v2 e$ B! B; l( u) q# r
M1.E.2(@Min extension of M1 end-of-line region beyond
1 @$ ~# |& s: Y" e' m! ZC0 region is 0.06um X = ENC[C0] M1 < 0.06 ABUT < 90 opposite
& D( x+ l3 h  |# P9 W) l" ]INT x <0.22 ABUT == 90 intersecting only)
  a1 o: d( s% q, a* S/ n, G" h9 n  I% y& s9 \& x. A% O
3.CHECK P0.R.3 -1 errors0 |% f: P+ h. v
Poly area coverage < 14% (exclude application forindactor). t, m, z$ q9 U' z0 N* E
CHIP_NOT_IND = CHIP NOT INDDMY
( M) X% |' u, O( z* F! oDensity polyI_NIND CHIP_NOT_IND <0.14 print
, q( k, I, r' g9 fAREA (POLYI_NIND) / AREA (CHIP_NOT_IND)
# b" `  Z. o8 m& d4 F.1 y! v7 P4 o' L! {0 q7 y. y
.
8 f( e9 G2 V' h3 B/ Q- t5 s- s.
) e/ d6 O4 c9 t1 I類似錯誤
8 r$ x/ Q6 R% i& {# o* B. T) R; |8 N

0 k3 ]1 T0 A( R# K7 u8 H, Y
/ @3 ^  g1 r  m: x& v( `1 @% Q
9 s" B; \' H& v5 ^8 t  O- n) H: \１。因為標錯誤的圖示實在找不到，無從下手，都在亂猜，所以上來請益，. ~. |+ |" |8 `6 x2 {
希望可以指出我錯誤的地方跟改錯方法？0 i1 J: Y9 E, x# `! d  l% L* j% x
ex. diffusion :gate 的寬度不能小於0.32 之類的; |+ r7 P7 o) U' O3 J
２。是否有專業解說DRC　error的網站？可以提供給小弟精進，還是一切/ \# Q3 t; W# x! A5 v0 j# r, P* E
都是憑經驗
" W: `7 E9 L* D- d7 K$ k/ \
4 n4 s# C) A) b初次發問，得罪的地方，請多多指教。
作者: ryan1    時間: 2008-5-14 04:14 PM
標題: 回復 1# 的帖子
1.是OD外圍要圍n implant or p implant
- }# F: U  w+ U6 ?1 S. u2 `) @2.是左右MT1 extension co 需0.0um( M1 w" p( o6 ]& Z
3.是Poly area 要大於14% (就把他話大超過14%就可以了); s$ u% E& d; Y2 N4 U0 y) N. o
我覺得應該釋這樣解釋!!
作者: 小緯仔    時間: 2008-5-14 07:05 PM
建議您可以先去看一下IC製程的流程* G- T6 H9 ~- u+ `

* O4 L* L1 N5 D8 V這樣子在Layout 時會比較有感覺
作者: m851055    時間: 2008-5-14 07:26 PM
撱箄降���foundary撱��靘��design rules paper憒�迨�冽�error���瘥�����閬�
作者: Shouwei    時間: 2008-5-15 03:10 AM
感覺您mos是自己建的？
- x: A- j! f. \- E5 k3 D第三個coverage 可以忽略. R. v) k7 \( K3 n) M* M- N: _- G4 a. D0 v
要下線時再解決即可2 N0 H; b: r/ M8 I  [: `$ k

$ q0 R/ u: ]# g2 e( t) ulaker 有 ctrl+m 直接呼叫出mos的功能...
. J: K! M# J0 e' j/ m1 u: H應該是說，這個製程檔for laker 的 已經有事先建好了
作者: ben372717    時間: 2008-5-15 04:45 AM
原帖由 Shouwei 於 2008-5-15 03:10 AM 發表 ! H& _& @, Q# D- k
感覺您mos是自己建的？- F! `' P" O( A8 X
第三個coverage 可以忽略2 ?4 Q: U0 e, K
要下線時再解決即可5 l& G+ H" T3 N: l( _4 S  f

/ [6 Y: d- c+ _( I' @; jlaker 有 ctrl+m 直接呼叫出mos的功能.... ?( @3 q9 H7 f
應該是說，這個製程檔for laker 的 已經有事先建好了
( V  ^# [% _/ I8 f! L# l& A3 w

. Y# O' _+ L' L3 b+ a3 v. Y7 g9 {7 S  S) P' S
mos 我是用模組，create -> trainsistor -> pMos 1.8V 這樣2 ^$ y) a% s  n* @
0.18 um 我不曉得是不是 poly的寬度　。他有預設0.18 um
9 w6 f& G5 L7 {+ r7 ]& f* I* p, y感謝你的回答，我又多了一個try的機會，往正確的道路行走。
作者: Shouwei    時間: 2008-5-15 08:41 AM
是呀，點18製程，當然poly預設就是最短的length，0.18um
6 q; \% f' r, }+ ]6 a=============================================6 N+ ]% f3 L1 Z, [! \
今天cic 有開放線上e-learning
- |4 A1 n( Z3 |, s1 p& g趕快詢問您們lab的管理員1 F6 L3 k. X" ~( h* L! \
看有沒有開權限給您(要先加入cic會員). Y$ ^' f" N. {8 B0 U: T0 _" P( i) p9 _
裡面有教laker、full custom design concept! E- L* S/ W: G
亦有hspice，都有一些不錯的技巧
5 r) k8 v4 V5 O* M/ i. X要趕快報名唷，晚了就向隅了，呵呵
作者: m851055    時間: 2008-5-16 06:57 PM
建議看foundary廠的DRC paper，這樣在找error時會比較有感覺。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2