Chip123 科技應用創新平台
標題:
請教antenna的問題
[打印本頁]
作者:
sw5722
時間:
2008-5-9 03:01 PM
標題:
請教antenna的問題
這是目前在做whole chip整合發生的問題,當我antenna跑完,使用
: \$ N/ W! y7 x9 I
antenna diode去補後,antenna過了,但是lvs卻發生問題,某些線會
7 N+ Y5 o: q# R7 l0 x4 X1 r* P
因為diode而有error,是類似斷線的錯誤,有些不會,當我不使用diode
+ X' [/ e- I" U. C5 j, U0 \* d/ V+ W$ B( r
而用換層的方式,卻又正常了,這到底是什麼原因.我確信diode沒有
5 f4 z3 Q! _! |7 F7 }
跨在2條線間,使它們短路,也沒有放在用做區隔電壓的dummy layer
0 h/ S. k# K# o$ l: _$ g. ]
下.
- B( U; H2 X( ^" ]: Y) `$ R
還有一個換層的問題,一般從製程來說是朝上換,是沒有疑問的,就我
& ~4 M9 k1 H; B. `
的理解,就朝上換一層就行,但是有人說要換top metal才行,昨天辯很
" T3 P) E1 @7 p2 U1 B
久,當然2種都會過,不理解的是,用top metal有什麼根據會比較好.
8 \% f# ^7 b; X8 U/ o
3 B' j7 x9 R* ~0 c& i7 Q8 g
[
本帖最後由 sw5722 於 2008-5-9 03:07 PM 編輯
]
作者:
shmiyi
時間:
2008-5-13 11:01 PM
標題:
ANTENNA
TOP METAL 比較上層所以乾淨
' h9 @- a3 p# w4 K* t! q. W/ }
請RD改SPI檔請他加DIODE
作者:
sw5722
時間:
2008-5-15 09:58 AM
TOP METAL是可以使帶有電荷的大面積metal,較慢與gate連接,
4 O) B" r2 ]+ r2 ?- d3 D0 z O
但是top metal的rule遠大於一般metal,個人覺得使用上一層就能
, I6 j5 ~: x& Z- G
達到效果,也就是暫時中斷那些電去燒毀poly gate.
* U! M" w; k( x" _' b
一般來說我公司designer都不會在spi檔上加diode,因為出現的
9 G! ]. ]4 O0 d6 I9 a' W
error report是一樣的,但是在某些線上,會有其他的error.所以才會
! U* p/ z3 u9 ?3 c d
用換層取代,只是不知道那些異常error發生原因.
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2