Chip123 科技應用創新平台
標題:
Duty Cycle Corrector circuit
[打印本頁]
作者:
monkeybad
時間:
2008-5-7 08:47 PM
標題:
Duty Cycle Corrector circuit
之前在做PLL時, 為了能達到50% duty cycle的clock, 我把VCO頻率震兩倍在除頻下來
) E, ~: t3 k7 l, P$ h3 n
就可以達到50% duty cycle, 但是總覺得這樣做好像很浪費power
/ x. ]' y" d _* |- O( @: c+ [
所以就參考了一些有關duty cycle corrector的paper, 電路自己再稍微改良一下, 相關電路如下
* z$ U; m% h+ J4 `5 Y4 z, O+ B3 U
給大家參考看看
/ R+ G" z" [7 R( O4 s* a. Q
" Q* i3 h5 P. ?$ ?* Z
電路並不算複雜, 但是仍可達到調整的功能
0 p D9 q! y' c* r
主要運作原理是先把CKIN除以2得到CKIN/2
( E% C: z' Y9 f
再用VCDL產生一個delay的CKIN/2, 然後跟CKIN/2做一些邏輯運算得到CKOUT
. [4 K& o8 f! r( J3 @7 a
Inverter掛個電容是一個duty cycle to voltage電路
: H3 A$ ^/ g" Q6 l9 A- l; \
用兩個反向的duty cycle to voltage電路產生一對差動電壓接到OP產生Vctrl
) N3 n- k- l5 w- D
OP用簡單的一階放大器就可以了, 外面再掛個電容再濾波一下使Vctrl ripple更小一點
5 m( R8 C6 s, }% c7 S
然後Vctrl再接回去VCDL的控制電壓上
$ b9 L+ ^; z2 j8 B
VCDL: Voltage Controlled Delay Cell
7 ^+ T: b" h0 S2 T: w9 f
; ]+ _# {1 m, [
主要參考這篇paper:
; U9 d) n5 W! W) _- C! e
S.Karthikeyan, "Clock duty cycle adjuster circuit for switched capacitor circuits"
0 R+ N6 \: Y# j6 W/ j" F$ l6 D
: c0 S' m+ z7 x6 p* p5 |; V
非常非常省電 我只用了約240uW左右(CKIN約500MHz)
* n' i8 A I6 X: N
. }+ U7 x; Y; i* b
[
本帖最後由 monkeybad 於 2008-5-7 08:50 PM 編輯
]
作者:
shaq
時間:
2008-5-7 10:53 PM
Oh! man!
m+ V$ t E8 \+ M
3 h' W5 ^$ k' k) Z
That's what I'm looking for!!!!!
K( A! }, ?5 n7 g. t2 I
Thanks so much!!!!
作者:
kevin
時間:
2008-5-8 01:07 PM
圖中CKIN除以2得到CKIN/2 不是已經是50% duty cycle了嗎?
作者:
kevin
時間:
2008-5-8 03:37 PM
sorry,你目的是要得到CKIN的frequency,不是CKIN/2,
l# }- w8 a+ N) o i
如果是這樣,comparator一端以fixed reference voltage來作比較,會較有彈性,duty cycle可以由外來改變,且duty cycle比較準.
作者:
cicer
時間:
2008-5-8 08:53 PM
very good,thanks!!!!!!!!!!!!!!!!!
3 O3 y5 D; \; y& ~" i" R( W
& V- a% Q x1 z9 X a* E& r: H
2 T1 n/ P9 W$ [( U( t+ k
可以说是VCO和PWM思想的结合
作者:
hitxiaojun
時間:
2008-6-3 06:36 PM
very good!如同甘露降临!我不断学习,不断前进!thanks!
作者:
staplerli
時間:
2008-7-11 04:32 PM
Very Good!!!!!!!!!!!!!!!!!!!!!!!!!!!
作者:
mixsignal
時間:
2008-10-7 11:04 AM
真的很不错啊,不过觉得有点复杂。有没有更简单的办法呢??????
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2