Chip123 科技應用創新平台

標題: 關於雙保護環(double guard rings)煩請高手解答 [打印本頁]
作者: aslf    時間: 2008-5-6 08:12 PM
標題: 關於雙保護環(double guard rings)煩請高手解答
我目前在青輔會受訓非本科或相關科系學生,日前去面試時被問倒了...面試官問我一個問題要圍雙 guard ring 的用意在哪裡?假設一個Pmos已經圍了一層N GUARD RING那外面一層要圍N還是P GUARD RING？假設是圍ｐGUARD RING　那工作原理是什麼?＞＞＞這題應該是我不夠努力∼所以我回答不出來,我只知道單層的GUARD RING
/ ~8 w  j$ o8 o: [以及放DUMMY的用意是什麼？我的回答是：防止過度蝕刻,當做備品用　但是面試官一直問我還有呢？還有呢？然後跟我說：你準備的不夠....但是我查了一些資料,大部分都是說這些,難道還有其他功用嗎？希望高手能幫幫忙,謝謝
作者: trustrain    時間: 2008-5-7 07:59 AM
我不常畫layout，就我知到來講..." L) z9 Q+ G$ @2 Q6 i. c3 M
DUMMY最常用功用就是你說的那樣，或是用來match(Pmos接GND，Nmos接VDD)
* F$ K7 F2 Z1 p1 i  _8 yGuardRing主要作用防止雜訊干擾、latch up(圍上後newll及psubstrate上的阻值會變小): R( z5 g4 s. V& ]# s
第二圈的話就選與第一圈相對的type...主要好像也是防止雜訊干擾9 ]" o) @( s( r/ B% e  X3 g
因為畫了第二圈，此區MOS與另外一區MOS間的距離增加，干擾就會較少
作者: Luby    時間: 2008-5-7 11:45 PM
我在之前的公司有lay過double guard rings,內圍是用PTHIN guard rings,外圍是用
5 a; W" q8 v* U4 m7 s3 G0 n4 XNwell+NTHIN(甜甜圈結構).主要就是用來防止noise,那時是圍在Oscillator外圍.
7 ?) N* x2 u  r, X" m
7 I( C/ r: K0 ^# U, FDummy的話,不知道你指的是那部份?? 引述一篇paper " SmartExtract:Accurate Capacitance 5 [+ ~4 s6 m! x! P. P5 }. r, @
Extraction for SOC", 這裡提到的dummy是指layout完成後,在每層layer空曠處,補上同一layer / X( I7 y0 W! ]- ?/ T/ H( o
dummy, 為的是在CMP process時,有較佳的均勻性:
; V  }  ?+ w) f3 F# _7 ADummy(or fill) metal is introduced in the interconnect process flow to enable uniform
5 ]# Y# f6 m6 ]' Z3 H thickness control in the CMP process. Dummy metal needs to be treated as floating metal ) z6 [$ J3 H2 a8 ?4 R
unless it is intentionally connected to a constant potential. Floating dummy metal * y+ F# N" f  D  v5 C$ y! ?
essentially acts as a capacitance divider.
+ w6 v5 e% v7 U) `) m, n5 Z另外有一種dummy, 之前我在做analog layout時,會在需做match的mos旁,故意lay半顆或整顆/ H! p; f5 H+ S' _( t5 c- H
mos,除了你寫的那些原因,我想是因為實體mos的邊緣不見得是像layout般的四方形(what you draw is not what you get),可能是梯形或不規則多邊形,製程上很難做到如此完美,所以為了確保  N$ M: l" B) v9 n
主要的mos的完整性及對稱性,在mos旁再多加dummy mos(不要讓主要mos成為最邊緣的部/ a0 k! Z/ n& P3 ~1 p
份).以上是我自己的想法,歡迎各位先進指教
作者: arthur03226    時間: 2008-5-14 10:45 AM
會加double guardring應該是要防止latch up 發生。. _, h: o; @  q7 j
一般會加再whole chip  OR  敏感線路的外圍，
4 q+ E  U* j, P; u9 Y至於您提問的問題Pmos已有一圈N那如果造再加一圈應該是P or N?; a2 M: O, z' X5 F5 J: a
答案是P4 l  U  h8 t3 B
你所問的那個情況應該是ESD proetcion吧?
* I* J- b( q, l1 s! o& H# n' \8 `/ Z) N! {& y5 l8 Q
至於原理~~~~~$ T' g) d6 P1 n0 S1 V$ J
他叫做(Pseudo Collector)
  U' M1 T" D& s7 {4 B+ M  E他是要降低等效latch up線路的集極電阻所以....有點忘了。7 X  l  l2 g7 [2 Y
反正等效起來第2圈ring會剛好是並連許多集極。3 ?8 p. Q9 O4 `# C% n
這可能要去查一些paper了。
2 v) E, G; H# F+ i7 l) P" u1 J; e) p' h& |, X# _# S

# o; j; y, E1 f# Q- r* X, b至於dummy 就是你所回答的那樣，面試官那麼厲害，叫他講出另一套作用來。0 B+ z' F+ }8 i7 X4 R6 D+ \  v
他只想考倒你而已。. k) s0 C) s8 J8 S9 I4 Z

+ F  ~$ E/ h" @) E$ v[ 本帖最後由 arthur03226 於 2008-5-14 10:47 AM 編輯 ]
作者: sparkorange    時間: 2008-5-14 02:19 PM
說錯請指正，除了過度蝕刻之外，可以順便預防 LOD 效應嗎 ?



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2