Chip123 科技應用創新平台

標題: constant gm biasing circuit 問題 [打印本頁]
作者: abeiptp    時間: 2008-4-8 01:36 PM
標題: constant gm biasing circuit 問題
[attach]3424[/attach]想請問一下為什麼M2都會設計成比M1 size大幾倍,但是positive feedback loop gain 不是等於
) ?* L& T; o3 ^3 W5 b# m( pgm2/[(1+gm2*R)*gm1] 嗎? 即使M2沒有比M1大,由loop gain公式看起來loop gain也是小於1,# R! ?6 I  k/ N6 @5 }2 \8 Q
不清楚M2設計成比M1大的原因是什麼? 還是我loop gain公式推導錯了?9 }& G5 m9 Z' R
謝謝!
作者: abeiptp    時間: 2008-4-8 02:24 PM
我知道做大一點是因為要gm1=1/R 那他還跟loop gain 有關嗎? 8 C# r: V" J  J# H0 k6 _# `
因為Martin 250頁有提到,為了讓loop gain < 1 ,所以 (W2/l2)>(W1/l1)
作者: 賴永諭    時間: 2008-4-8 10:24 PM
loop gain 大略估算應該是(gm3/gm1)*(gm2/gm4)
! `% A- T; M& l  t) Y當你要的gm1=1/R時,(W/L)2>(W/L)18 h: o( M8 h5 Y* K7 {4 S
即loop gain>1且正回授下,對DC訊號而言會M4 Drain 會latch到VDD使得電路電流=0,  ]5 ~% h  Z1 W! W
所以電路會有2個stable點,一各是我們要的DC點,一各會使電流為0,所以start up current is need,這是我們老師說的...
! x& h5 |4 P: N) v( \我想Martin可能要表達也是依樣的觀念吧,只是寫的不是很好哩!!8 J% T- y5 U, J) W1 M
大家參考看看哩...
作者: 賴永諭    時間: 2008-4-8 11:17 PM
不好意思~~修正一下..上面寫的loop gain是一開始電流很小時不考慮R時,所以會發生latch使的電流為=0
: S# W/ I+ i3 {+ x7 M+ t* C  X當脫離latch 點時,大略事Loop gain=(gm2/gm4)/(1+gn2R)*(gm3/gm1) gm1=gm35 A. D% B/ W' z3 H3 p
所以當脫離Latch點時是 loop gain <1的穩定點...我想作者是想表達這樣的想法吧..
0 Q% ?" G$ F" R) e% i thanks!!
作者: LAS.xs    時間: 2008-4-9 12:00 PM
目的是使M1M2過驅動電壓有一個差值，產生電流吧
0 w% C3 ~- \/ C- L0 r/ RIref = (2/k*R2)*( 1-1/√k) 2
作者: finster    時間: 2008-4-9 12:56 PM
原帖由 LAS.xs 於 2008-4-9 12:00 PM 發表 5 r6 c& T8 m6 d) j
目的是使M1M2過驅動電壓有一個差值，產生電流吧9 M6 C) A! q7 P+ S
Iref = (2/k*R2)*( 1-1/√k) 2

0 W! t- w; i  a. \# b' f+ c3 u1 w" V5 z2 Q

0 E) b0 b5 H) }& VBehzad Razavi所著的一本"Design of Analog CMOS Integratd Circuits"裡面(我忘了是第幾章),在講Bandgap reference circuit那個章節裡有這種電路架構的公式推導( u) T3 Q7 {( j8 ?( y$ h
另外,書本裡頭有建議K取4是最佳值,因為√4=2是開根號後的整數值,若取3或者2或者5均會得到有小數的值,計算起來會比較麻煩
作者: johnqhu    時間: 2008-4-9 03:59 PM
我的理解是：在一阶近似的时候，稳态下M1和M2的电流应该一样大，但是M2的S端有一个resisitor，所以Vgs2<Vgs1。所以需要把M2做大一些。使得Im1 == Im2。
作者: sachiel    時間: 2008-4-24 11:53 PM
不好意思請問一下各位高手
9 w% }+ b, b1 b/ W9 ~. Q+ B/ Y這個電路需要調到兩邊電流差不多相同，才有抗電壓變化的能力嗎？$ _; X4 _- j" C& W, J% y- w
我目前使用0.18um的製程，但好像沒有辦法讓兩邊的電流差不多
$ l4 H! _& J! v+ {* c大概會有1~1.5uA的差距
: B: a2 }! L* V! h各個CORNER下也大約有1~2uA的差距" q( K% j  M! k
請問這樣是正常的嗎？
作者: finster    時間: 2008-4-25 11:26 PM
原帖由 sachiel 於 2008-4-24 11:53 PM 發表
0 ~3 D5 Z/ U4 K. h+ g9 S, w不好意思請問一下各位高手
, G. q9 C5 O( ]$ O, o1 |; P8 C這個電路需要調到兩邊電流差不多相同，才有抗電壓變化的能力嗎？( P9 P5 r) z9 m9 {
我目前使用0.18um的製程，但好像沒有辦法讓兩邊的電流差不多
; E3 B) u' @( N1 {9 ?; n) o- b大概會有1~1.5uA的差距
$ R  r3 U% m) t9 h1 E/ a各個CORNER下也大約有1~2uA的差距 ...
" C4 ]4 N8 {/ u9 a) i4 ]

0 |, o7 N5 @( j" U0 }' s) n# I" W
正常
% C5 [1 o. K& o* _6 O6 K但要留意一下工作電壓變化時,其電流是否有異常的變化
; p0 ?4 e. y9 M# \: r& Z' Y如果有,MOS的size和電阻值要稍微再作調整
作者: welton    時間: 2008-5-1 06:09 AM
M3跟M4的VDS在Supply sweep時一定不一樣,所以由CLM造成的IM3跟IM4一定不一樣,就會造成Iout與計算值有差距.不加電路解決只有在VDD=VGS1+VGS3時,IM3~=IM4
作者: LAS.xs    時間: 2008-5-5 09:51 AM
這個又如何分析呢？6 ?8 `; l6 v0 v! U6 I) Q2 Z
有多個環路，並且嵌套在一起，以哪個環路為主呢？
作者: wxw622486    時間: 2008-5-5 10:39 AM
对于第一个图,可以这样一来理解:在电路启动过程中,电流是由小变大,电路中电阻的电流很小,可以忽略!!M2設計成比M1大是为了使电路环路出现正反馈!!电路才能正常工作!!如果M2設計成比M1小,电路无法正常启动!!!!1 j4 F9 B. X# c$ D' J+ m1 u9 ]
    当电路电流很大的时候,流过电阻的电流不能忽略!!要使电路稳定工作,需要的是环路负反馈!!!电阻在这个时候起作用!!!!
& I& l  V8 y2 |. E2 Z$ `" U. b+ b* G1 H4 l; B3 k
在启动到正常工作,电路稳定,是正反馈为主,负反馈为辅-----负反馈为主,正反馈为辅的过程!!!!
作者: wxw622486    時間: 2008-5-5 10:42 AM
对于第二个图可以这样理解,它是从电路结构转变过来的.是自偏置电路的演变!!!,T1工作在亚阈值区,电流大小为VGS(T1)/R,在这个电路要正常工作还需要启动电路!!!!
作者: wxw622486    時間: 2008-5-5 10:48 AM
其实这个电路只有一个环路,你可以从别的角度分析,输出提供�定的电流,作为点电流源,理论要求输出的电阻要无穷大,实际不可能,主要方法就是让输出的电阻越大越好,从这个角度看,输出端的电阻就是R*GM(T1)*RO1*GM(T2)*R02.输出电阻很大,达到�流的基本要求!!!
作者: wxw622486    時間: 2008-5-5 10:50 AM
在分析偏置和基准的时候其实结构原理不是很多,主要是结构演变,提供更好的性能,满足电路系统的要求!!!!!!!多看书有很多的好处!!!多看多想!!
作者: LAS.xs    時間: 2008-5-5 01:42 PM
原帖由 wxw622486 於 2008-5-5 10:39 AM 發表 / P2 w9 Z9 b( b/ m/ x: E
对于第一个图,可以这样一来理解:在电路启动过程中,电流是由小变大,电路中电阻的电流很小,可以忽略!!M2設計成比M1大是& ...
. Y/ ^) W/ \- o, R- A

9 V" s4 H5 {7 w: G  J第一個圖一直都是正回饋吧，沒有出現負反饋。只是增益小於一，所以穩定。
作者: 賴永諭    時間: 2008-5-5 04:48 PM
This is a bootstrap reference circuit.
  `! ^1 w- |5 W: m% PMaybe you can see the improved Wilson circuit and bootstrap circuit of the Alden's book.
作者: hiyato    時間: 2008-5-5 05:24 PM
標題: 回復 6# 的帖子
幫樓主補充一下，是在Behzad Razavi所著的一本"Design of Analog CMOS Integratd Circuits"的# N5 c1 E( V: D  m% a
第11章Bandgap reference circuit一開始，敘述與電源無關的獨立電流源。
作者: temes    時間: 2008-5-11 01:29 PM
標題: 回復 12# 的帖子
the first circuit ,why you think current is small, resistor can be omited.
( T; O1 b& Z7 {, N: t/ li think the first circuit needs startup circuit.
作者: 賴永諭    時間: 2008-5-19 05:17 PM
第一個電路當然需要start up circuit,不然電路會Latch 住阿..就會電流＝０阿!!!!
作者: st80069    時間: 2008-7-21 11:45 PM
恩，我照Rasavi的電路圖作法，START-UP為NMOS接中間，兩邊電流幾乎一樣，差不多0.5UA的誤差吧，6 X+ n: a: {# Y+ a- m  ]
不過，我在sweep VDD時，從1.1到1.3，電流變化差了5ua...+ m5 t# v( h5 P3 }" f  o
不過真正要量當工作電壓變化的時候，應該是要量M6 的G端電壓值變化才準...沒錯吧??
. K3 U0 t4 b, f8 X' H9 p" B& K, `從圖裡感覺那節點的變化值好像比較重要..
. u5 c9 H  e) f: P* A8 [& g6 o0 C; ^) ?% s
[ 本帖最後由 st80069 於 2008-7-22 12:08 AM 編輯 ]



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2