Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
: W/ H/ Y( v% z' d. P
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
+ _/ w( o& e# P% H; a
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
7 e5 o) o, n1 z7 Y3 u: j" X; Z
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
' Z/ L! ?( p2 O3 m- q, n8 p
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
7 H% x; S5 J7 @/ S
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
% E5 Y7 _9 W4 p+ w4 ~( {. G
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
& U* `: o# `) O8 k2 {5 D8 c* m2 x
下的MOS就不易被導通,而且增加了電壓上的損耗。
8 l8 d: B2 J# v$ }8 J3 q
+ l3 D/ n2 c( f! E) o
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
) i7 Z) }0 S7 A( u9 I' p
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
6 h; ]& h% v7 g" i* [
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
; e, F' V0 n( W: B v4 B
PMOS 就是 source與bulk要接到 VDD
5 D+ l+ b! ^' C2 f
但是電路上還是會有 VBS不等於0的情況
' v, q) q2 j3 H( ^1 W b, Q
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
( n3 {5 u; m p
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
9 r$ d8 O# i# c& o7 B
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
. T) Z$ g/ t; @; V9 m9 g' ?! } r
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
6 x6 T: s$ A& P+ r2 F; a
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
$ K& ], Q) n% K) p$ e) M. C" S5 B
3 y, s9 d" L' ^: [
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2