Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
! T& \% r" s5 z9 l
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
$ ]5 o! N# X2 @) Y4 Z. W8 h0 s2 G
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
: I. l0 y. |% r. i
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
2 O) [2 w$ E) U$ H8 w% \3 J5 R
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
" q8 a: p/ d% u% _- S8 N* n
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
2 @ U+ Y( C% `! f0 ~
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
% j: @5 L- x# h8 z6 q7 t( Z- F8 H
下的MOS就不易被導通,而且增加了電壓上的損耗。
6 ?8 o4 r# b# ^( q
( W9 o4 n- B; [: x
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
8 J0 `% ]; A2 y
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
7 Q, x; n4 j, J0 C! d: o" R
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
, K4 o; d6 W: E; D4 h3 [
PMOS 就是 source與bulk要接到 VDD
3 p! a9 x3 w, e1 H+ j* K) [! o! o
但是電路上還是會有 VBS不等於0的情況
H( X5 D+ o8 r4 e# r/ p" g
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
. O4 P3 R1 b( ]4 A2 b
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
$ L; [& d- `3 }
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
0 x7 p( x+ v% C8 Z) g. h/ Q$ o* \
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
& x i4 T, M$ u7 i
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
8 E. }6 L$ N9 g% C3 {
1 C p8 Z* K; h0 S, [% M
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2