Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
( D# _& U) r1 t8 K1 i( c3 d
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
7 f! ^" m8 u( }. x! w6 z1 V
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
; p5 C9 U9 k3 b+ h" S
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
' G$ y( U; s* u6 S Y
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
4 T A: ^$ T/ Y4 g& j0 W9 }% w
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
2 r( _- f8 M, l& M) m) F
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
; ]. k1 P# v+ l' t" e: q# W
下的MOS就不易被導通,而且增加了電壓上的損耗。
; H; e# `* \% z. E
( o+ d( R0 r6 f2 [& |
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
$ H q1 J [6 Y! V* o
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
$ z* d9 V; t! H3 { ^
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
: \ R% S! r8 Q5 l- Y3 d6 v
PMOS 就是 source與bulk要接到 VDD
9 q( `3 u" Z, C0 j8 E" E
但是電路上還是會有 VBS不等於0的情況
7 F6 S; a9 J! n# t! k9 L2 {
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
$ R5 Q# W& K& `3 H
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
- w5 m7 C/ N6 `" }( Y" ?
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
) v+ T' P$ V4 E+ r5 g+ Y2 p
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
0 w" i$ K R; S9 u, x8 F3 {
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
+ T3 W# {1 f1 K7 L7 Y1 l$ ]7 ~
" Y1 [% r, ]) h- _* w. `3 j9 h
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2