Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
- _7 K; l. A; n' q) }, Q; K- I避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
2 h. }6 |' a+ m% L; s! ^) t了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必2 b7 y0 |6 _  D8 P
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
) c% `+ q2 Z3 n/ l" Y9 d/ h9 ]才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
. b) s3 `0 o  t錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓) k3 e8 B5 _) c
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
" D# D! m& U' s4 a' g, q' `8 U$ N下的MOS就不易被導通,而且增加了電壓上的損耗。
/ P2 n. t+ R1 r* `3 i6 {( F. i
% y% T0 ?0 G& p" Z: j2 G, ^如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. % G# m. h5 O% G- t( s& k* j8 p0 @
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
! n3 K, r/ U9 r" t" P我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
1 b# R# {2 A: T  ~& h9 MPMOS 就是 source與bulk要接到 VDD
" D& F3 A) U$ ]7 T但是電路上還是會有 VBS不等於0的情況
# J1 R" t% z- z+ P' _$ ?這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊/ A( ~( g. |$ w* F4 s. {8 ~" I
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
: H6 t. W; z9 ]4 n1 b: i5 F" H1 H因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重# f2 p% O5 e( e& ^
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
& N' X* u) c  l. n3 cCascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing." s6 b$ m* C6 {6 g0 n: q0 c) r# L

: w" q- e0 `1 P  i+ E[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2