Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
& z/ a* L5 n* M$ `2 p
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
; J- T. K( a8 m, I w
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
1 U# T- k. S( [1 @+ J: i
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
* V+ S7 A2 i( B$ T! E" y; g
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
: M2 Y2 I$ P' W9 s/ B' m2 y2 Q
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
* X6 f2 w# W l6 b0 C0 @, R' @/ Q
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
s( o! K. `' B- d) b/ z" b5 f
下的MOS就不易被導通,而且增加了電壓上的損耗。
+ |: v# R9 v8 E9 E4 T
( M( l- _# F$ E2 `$ p) a
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
! K" H1 p- ]) _: k6 r. p
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
1 a- z( e4 A* I# v: L6 r( ]
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
+ ~- Q& j% o% N$ R
PMOS 就是 source與bulk要接到 VDD
. }& h( X6 Z( R
但是電路上還是會有 VBS不等於0的情況
0 R/ |" p% J' x0 l
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
; S; A, d. D/ a- J
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
* |8 J$ q4 e3 z$ q
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
' k. ^$ a$ ^! F9 D" z- I$ E
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
% V' Z5 ?0 u) i
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
% ]& A( Q9 k" E* Z, k
: }6 k9 W0 K1 J! q# Q4 Q+ v" w
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2