Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
: o" N4 E8 r+ o8 r8 v' q' K
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
2 d' S1 R$ U- L8 U% V( n' i
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
' p4 u* y* R: w9 n
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
) E# e8 P4 @, ?* W L4 j+ w& J
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
, e/ r: A6 b- A) t9 K! y
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
( t0 P# P; ?8 p% R! S1 n
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
. h# h8 q; t6 I- ^
下的MOS就不易被導通,而且增加了電壓上的損耗。
$ i4 E3 a4 K! x3 S" Q
/ |' c9 @* s {/ [( Q$ U
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
3 `9 W" r9 i1 ]* a" u+ r" _
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
2 s6 w. Q) E g) E6 Q
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
- R [1 l) i7 t* |! q4 h7 y W6 W
PMOS 就是 source與bulk要接到 VDD
) j8 X' _9 T. L7 `
但是電路上還是會有 VBS不等於0的情況
8 ^: v& u8 W" n4 [! ^) _! B* v- m- c& n) l
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
) v; r" G) @$ J( ?' K6 z/ s, V9 I
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
! ^" h! ]0 I7 J( I/ P! y
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
1 n- v6 G; W5 |; u2 s( _
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
, a. X4 S0 ?, u+ I4 x1 m
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
+ ^% z1 N! g( [3 g8 a3 I' a( l% @
+ r/ _$ V5 c7 C P2 n4 t
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2