Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
! x' q( J, d. ^& t' L  K避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難! _3 T. X9 h) X; [# V: Q
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
0 W; W' p0 P2 P8 W- S4 ?須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區8 d+ J+ g6 t' Y% l+ }
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記$ E7 }0 f; z: E& W6 A2 Q1 L2 e" {
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
+ |  _  d7 O" y0 r0 [; ^- ^不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
/ Z/ Q1 `0 e) |4 u+ W6 N下的MOS就不易被導通,而且增加了電壓上的損耗。8 ~3 d; S0 s" n  X( ~/ n( F5 X: y7 B
. M% W8 B# |2 [2 v- u  D% O
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. $ ]: ?1 r! Q7 _. O0 R9 k
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
; ^, A* l) s, G9 a! g) N我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
# \) a0 J1 K" \( ?' h$ bPMOS 就是 source與bulk要接到 VDD0 E) j% H( ^2 W: Y8 d
但是電路上還是會有 VBS不等於0的情況; ~% s% E) {0 R
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
$ P/ u) s, G/ h! R4 M都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
6 D8 |7 F3 {3 v7 o因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重6 Z- h$ Q* s) |
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.$ y2 q4 Y- k7 a2 `6 q# [" J
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
: ^) ^! t4 ?% R, d2 D' M1 w, H4 G3 d( [
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2