Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
5 Q/ v5 M5 ~) [5 l! w% A2 u
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
X1 H7 @6 o' \1 W4 y( x
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
" S j; _7 P+ ^
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
3 q0 o: p' u$ M& c, Z
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
, Q: T' @" ~8 p! }1 Q, G" ]
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
. G* _/ @5 n+ e. N8 L o% \& {9 b( W
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
0 i3 b, H4 e+ L2 y4 L( ~
下的MOS就不易被導通,而且增加了電壓上的損耗。
* e; P0 o1 X+ A' K `( V/ \: g0 Q
7 Y9 R( v! i3 ` \/ |
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
% V& p! s$ K4 _0 X0 X, F+ p$ D
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
/ F6 Z0 Z$ i1 q3 u1 ]
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
4 e- B+ z0 Z" W! N
PMOS 就是 source與bulk要接到 VDD
/ V: m: Q7 e& R' V( S, F4 }/ j
但是電路上還是會有 VBS不等於0的情況
, c G5 E5 a2 O; h# W) r% z
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
( ]4 R! I3 T9 ^
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
3 r, _3 R8 N+ G+ E; a! ]/ z2 q
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
) c& G$ C0 ^& e9 ?
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
8 g1 A9 I$ Z; i/ x# J+ k7 r" `) F, R
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
6 |8 n( J0 { u) Z ~6 _' {
2 s8 Q- {9 U7 G8 D( `7 }4 @' q8 s
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2