Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
# R/ _+ ]5 S3 D {& u0 X" `2 Q+ I. }
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
5 u% s6 s7 w% j
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
6 q) q$ ]' h1 {' G
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
' Q, b* `# l( l, x# g/ n/ k- @
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
/ O& q: g4 |6 Q4 _0 S
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
" T, B4 p+ ?3 W i
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
2 q5 K. X( {, |) c- [9 M8 m. B/ F0 F5 E3 @
下的MOS就不易被導通,而且增加了電壓上的損耗。
& V. A) |2 m3 t
) q1 J& ]4 l$ E' a
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
; a- q& i5 _5 e8 N- Q" l
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
8 ?7 y+ ?7 H0 r7 r+ V
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
: x7 I) i0 Q( t5 o) `
PMOS 就是 source與bulk要接到 VDD
" X+ n# C/ z3 Y, P4 ^
但是電路上還是會有 VBS不等於0的情況
1 N/ n0 w8 c! Z( v6 }/ A
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
" v7 t7 m' N: x. x5 _2 ]
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
( M( v/ y9 M3 @5 ?
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
& w; d, y- w1 M0 X, I9 }
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
. }# \5 z3 \+ {/ i
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
( d) G" H0 W* s/ y" @+ q1 e, A
9 ~% O, p/ b, q( Z( R/ f' g( F, J
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2