Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
. x6 d6 ?6 @# B. F7 z8 l& C, v7 t' U
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
# Z6 a4 @6 ]( x/ i
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
. U; x7 o+ ~8 D
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
/ A. Z. p, m% J2 g/ h& M- {6 [6 d
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
" n3 E4 r( g: D" Q% N5 e- a" \
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
% w* O9 T$ _/ a7 Z- q: Q4 A
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
8 T7 I/ H6 _* o5 Z, C
下的MOS就不易被導通,而且增加了電壓上的損耗。
5 A. G5 d- h2 d8 F! |. j" z1 D
" t8 J/ i9 w) [9 c" ~
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
' x& `3 e6 C# ?
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
+ `+ [: a# u5 W0 z
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
2 {( ?8 x8 e! L: D. [4 ]
PMOS 就是 source與bulk要接到 VDD
$ H7 e7 P0 _/ J4 v2 p9 H
但是電路上還是會有 VBS不等於0的情況
. V# k" \, U; M" a' o0 ~- g. L
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
+ r. ?, P1 l8 I5 `
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
5 H& u8 j }" f! b3 k/ F
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
1 _+ E6 X( h% ^8 w. `* B
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
; P9 S4 x/ j. d$ J8 f6 U1 K
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
5 W+ s+ Z3 J0 E% M: P6 _$ A
4 H" d2 w* C# j! O1 R$ B( J- q9 {
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2