Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
1 t0 X. \3 I _- u7 b( R7 s
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
) \4 `/ h X7 S7 w. ?$ q6 `4 ?
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
6 S! B4 |, _% A6 o& F& X
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
) x4 F. p7 d8 m$ |' Q' T
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
% i2 Y) f8 f! [. X% i+ M" X
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
8 V/ [. A5 \& C, k4 N, }
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
6 I1 B6 N. N" R% Q% y6 s* D c
下的MOS就不易被導通,而且增加了電壓上的損耗。
( P, ]" G/ A% a2 Q2 |: q2 I
6 y; B0 ?1 h7 U$ x5 u: O
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
# D/ P O. G# @% k& p1 `3 Y* L
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
2 @6 a3 Y7 Z1 t" @+ V* G
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
4 z; z- j: t# ~8 { V: @$ n
PMOS 就是 source與bulk要接到 VDD
$ L; o3 B. n6 O- v
但是電路上還是會有 VBS不等於0的情況
3 z: D2 R! a6 e8 L# \, {
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
& s9 j, x- D$ h5 Q2 r
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
+ G4 W% T: K$ [$ ^
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
4 i7 Q1 K8 Y8 ]2 v+ a! ^9 n
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
7 Z' s+ L1 L* O7 U
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
' d4 f/ h% Y& f
4 w; m8 u% ~1 q, E1 k
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2