Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
: a% r i4 ?/ J- r3 @' T2 T: w
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
3 y% a, H2 f5 _# y
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
2 |5 d; f: ?1 G8 M
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
" L" e& M0 r5 |6 y, k% Y4 z$ Y
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
; U/ [ Z& v! w8 _1 v o/ S1 S
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
- |5 }- F- Y F4 E2 w$ r. [
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
# Y: G& G) t4 x2 ^) _( R7 q
下的MOS就不易被導通,而且增加了電壓上的損耗。
9 a H% L* K9 U/ m" ]3 V0 ?8 e
. x$ w: @! Y8 V+ }' ~
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
. ~* q3 n5 x+ H$ i. s
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
) M% r x- ^$ S9 t, K2 l$ {
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
5 C4 F6 E( |8 U
PMOS 就是 source與bulk要接到 VDD
2 `/ G4 o* @6 t7 P( t( ^
但是電路上還是會有 VBS不等於0的情況
1 J. C6 W! K; C& B) q
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
M+ `3 c" i% z; T2 y4 B3 N5 a5 a
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
. b7 z$ n4 `, Z2 _% {; i% |
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
3 |+ `' l9 { A# H4 j) p; h
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
( N; o9 J0 z. y; E
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
& d/ @7 j: p. N5 R
' U' s5 A a/ h: F" A8 O
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2