Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是9 A) N% f5 `( F1 t) x; F$ ^' e
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
) |8 J9 W+ E! x  I了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必! |9 {1 H( a+ @8 A" n4 `
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區- x% B0 S1 t0 V- D2 ^5 y1 ^8 P5 V
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
( }' u1 M) }) c) K/ m& G$ b- T1 j/ r錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓1 t: F; l8 s- ~3 f" [. I
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
3 A9 r6 Q9 o6 ]: D下的MOS就不易被導通,而且增加了電壓上的損耗。/ w6 e0 E4 M8 ^( O  [2 z3 o

" g+ _/ s5 m' @( `: N/ ~! e$ N( l如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
& ^/ @9 }/ w: {$ C+ C( b5 R都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
5 t0 c" ?3 w/ y' R# M我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
8 c8 j& @( T) M* X! [' n+ o+ YPMOS 就是 source與bulk要接到 VDD
! d+ V6 T6 x$ G3 U% S; q' \但是電路上還是會有 VBS不等於0的情況
6 e0 k: r1 f" N這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊, q5 h$ }, N6 t/ [
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input 0 x$ u$ X$ G/ }3 C" u# Q3 O
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重- x3 O7 G  y8 D# D% ]
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.7 s9 {% f' S* k  i  r2 A
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
4 a* ^0 w5 l% M3 R/ M9 J
; T) Y5 I& K& {, s[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2