Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是' u& m2 ^* [/ w8 ~, Y( L
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
% U3 `5 T  W7 x2 X1 c了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必& L1 g3 u. i! K/ B1 r' M
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
. M! ^; R# ?/ \; m. Y才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
$ K$ c3 x) ^; `* S錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
; d4 Z, t* w/ _: n0 ]/ t不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況6 ^- b8 u, w* N! W% W4 B4 D' q
下的MOS就不易被導通,而且增加了電壓上的損耗。
5 b+ V  A7 L7 H8 T$ _* m, {4 ]3 M- X8 o& k9 Q# R7 G
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. ( O! T6 Z& Z8 d. W
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
2 y& q: p6 F& D2 x4 Z! A我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
3 C4 U/ @  ?3 U& HPMOS 就是 source與bulk要接到 VDD
1 O: P6 }- f8 T, w$ D但是電路上還是會有 VBS不等於0的情況, n$ h- b2 O$ H0 Z1 j
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊, W, E9 Y: X. |" d8 E6 a: r
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input $ y. x* }3 i8 ~6 K1 I
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重! i9 B- K/ e( V, ~* Q$ t, O
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.- m/ u' A2 {4 C
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
; A) H/ S' ^5 B; O* w' t6 h. i
2 A/ y1 w, ]6 K* w" o[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2