Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
. t9 D* [, D6 ^避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難7 ~8 ?/ y; ]7 G  R- Y! G* M
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必$ O7 I: p% P8 R( m2 ^& \+ ]
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區& @" [6 O' j4 b
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
. Q" q, L1 `4 p/ W9 T+ y+ ^3 X錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓4 m* ^: }: O0 M8 c! h  R
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
" x( Q: U. }4 y' N* c5 d1 f! \下的MOS就不易被導通,而且增加了電壓上的損耗。
8 b. ^9 W7 E& X; T8 e. V. |8 K" F3 q0 t6 c0 e5 F2 Q8 [" m
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.   j( `# E9 _" g# J: T3 p
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer). b+ ~' p1 C/ L
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND: M0 u3 I3 P8 C! D
PMOS 就是 source與bulk要接到 VDD
* P: [* T, p5 y) E' p6 L: l但是電路上還是會有 VBS不等於0的情況
' l4 [) ]& _* L" M0 E這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
1 h' o" s% d! N- _& F都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
: O' v5 b7 x8 A因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
2 R8 p( U, s/ e' U  R: R! e8 A最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
- W- E' |6 u& f9 j: ]  P4 YCascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
+ V) O. p0 i; l  `. ?3 h% x$ ]/ d' i7 _: V2 E$ o0 X& Q
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2