Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
* o! @" U1 ~% q+ P- v2 d
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
# `# e9 ~3 h0 Q0 X! W
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
0 [& x: a. [' V) [; h( Z4 h' \8 C
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
% _! n+ O q- I; G7 w
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
# m/ d/ L$ S) v, x( C
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
: P8 C* ^$ k. A
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
$ i$ T7 F/ Z0 D" p! @! E2 n
下的MOS就不易被導通,而且增加了電壓上的損耗。
v. |4 T" \5 h, f2 z, l
7 }( Y5 ^& B) k8 o. J
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
- X% W9 S# W- g4 \( {
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
: j3 h8 I' L% e* J; h' g( Y, L$ A
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
% V6 T2 y# ?# |0 \, n
PMOS 就是 source與bulk要接到 VDD
" q- y+ x; b8 f7 Z8 V7 @
但是電路上還是會有 VBS不等於0的情況
`. r" g$ V5 I9 j, e$ v
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
7 _, f' w O& q! e' G2 h9 Z- [
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
' z9 g8 S- f- C) Q l4 p. F2 X
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
: I! {# D/ o+ z3 L8 T# O
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
j5 k$ ^9 L# L3 K2 n; e& O
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
7 i5 Z* W4 K+ |. v
8 \9 }* r% w' n; D& ]5 e8 L
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2