Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
7 S1 M$ E4 y% @' w. Y1 l
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
2 e- n8 y [8 E! _6 I8 L
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
9 ?" N) i L5 R" X) l7 z4 m+ e
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
" f3 ]3 }2 h! Q' g6 `
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
; d& V. W7 W) N7 F8 s9 _" a
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
# J* r+ z m3 a9 @7 F
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
! N" i' z# `$ z! j. X
下的MOS就不易被導通,而且增加了電壓上的損耗。
5 \: m8 d; Y0 d) w* W7 C& T+ J
1 D/ u3 o. T r$ C
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
' R/ X8 j$ s: E; o2 `4 o, r
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
+ \$ X% a6 y) n! b
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
* h/ D* }& r& n. M4 g# \8 x# |, m
PMOS 就是 source與bulk要接到 VDD
8 _" y4 N$ V/ a0 k
但是電路上還是會有 VBS不等於0的情況
4 z9 h E/ \+ X0 k- G5 ^! a" y
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
# r n+ c8 }% U; A1 T; @4 k
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
4 K0 C! a O! n. a' X: U' C
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
! T, @6 Q* {3 L% [# o
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
3 a7 u; B' p& a# `# K
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
4 F/ h+ N# h1 |; G0 _
7 @1 O' Z9 z5 a0 l+ X8 y
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2