Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
4 i3 f+ O) i: b/ `2 w避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難# _/ x' y: ~3 O4 I9 e1 Z1 S4 O  R) j/ W0 ~
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必% P, b' f6 A! E4 o3 L
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區; S4 M2 A' [) }. }, l8 A8 {7 B% ^% }
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記( a4 }$ J! X+ V; a9 t
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓& v  Q9 J; L" \, [- j. h* V
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況+ x2 |  J8 q- T' h
下的MOS就不易被導通,而且增加了電壓上的損耗。' C/ K0 t5 D+ n
! L2 d& U& r. J9 Z* C$ K' \& C
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. 1 X7 D# s) a& M) ?1 J
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
7 g$ C" N$ n6 c9 U) G我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND2 S6 A  z4 y, f$ Y
PMOS 就是 source與bulk要接到 VDD
, J. r5 n! u- k6 a/ t5 N& w' I/ o* P但是電路上還是會有 VBS不等於0的情況( @( A% l: q! v6 m  L8 ~" k
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊/ X# u, L" P3 Z! i2 R  [  J
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input , Z3 l$ _3 h1 n+ h$ ?
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
# E/ J3 ]3 S# J( M, @最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.% d6 L/ F# S% K  Q" c
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.! N2 @" z) n5 ?7 g4 m5 ~! b( F
8 ~; O0 T& Y' Y; [. ?( q* Z. B
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2