Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
* C! C/ z0 j% X避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
" n$ k1 v% K8 t- e+ q+ f了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必" [/ s8 A' @" O6 O" W2 J9 V3 G7 K
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
1 a+ S) |6 Y$ C7 @; f* y才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記) u8 ^) Z2 N9 u" z, C/ x
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓9 n- T1 ~; `9 w3 \" m0 m! ^* @& m
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
) ]2 X% ~/ D! l+ e0 a1 s- h, F9 I下的MOS就不易被導通,而且增加了電壓上的損耗。& `% X% F  H- c( c1 n# k" F0 `

* d0 B2 E4 _( P/ d( e9 ^; u如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. % P$ H+ P% T+ f$ Z  D3 ~% k" l' R
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
" E/ O5 G4 z1 w* \7 d+ k我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
: B4 [! M7 E9 n% e, r! k* uPMOS 就是 source與bulk要接到 VDD
7 v4 w1 s' Y3 x' B但是電路上還是會有 VBS不等於0的情況( A1 |2 t$ y) A. q/ ~5 I  n# I8 _+ D2 b
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊- m: ~, H0 {9 D* g; X5 U4 i
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input 8 B0 p9 h( j, {
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
4 o" O' Z0 Q5 y* X, F最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.7 M$ g- l# x. }# b  u4 f  d* D
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.6 a$ q- o% j, n$ I! `4 e7 g3 _! E

! G; t# @1 [- E- A2 y[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2