Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是- v7 ?9 n* B  F# R1 `+ i
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
, ?( L& @2 W) v; H/ A, I! y了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
( p; ?$ H. W: G8 z須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
7 ?; k6 ?5 m# K; ?( ~) X3 @: D才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記( S7 D& p+ _( s- ]: d% e, n
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓8 M: ?- B5 F; @6 |3 _0 W5 d+ N9 k
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
3 l6 |3 k7 A+ @! v3 H下的MOS就不易被導通,而且增加了電壓上的損耗。) k/ C- x4 U# J7 k& P* ?
$ _; x1 d5 w0 x3 [* o9 }$ O# B! S- n
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. 6 @" Y4 O, h! \$ ^
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)8 M& s; |/ I1 N7 b
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND% i$ h$ B* z1 U; n/ \
PMOS 就是 source與bulk要接到 VDD
' g& V6 o4 r; {- V但是電路上還是會有 VBS不等於0的情況
1 `: F- S$ N7 k1 [9 r& g7 i這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊! S$ X! R: o9 Z5 y! C
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
- P; f, I. [7 A因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
8 Q( v: M7 Q2 x; r$ z最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.3 n$ O! |$ P8 l! \+ D; |* ]9 |8 X
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
, l5 W$ D. H. @! W( \; l$ u* F4 O# B6 M, R
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2