Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
& ^7 B4 Y4 n5 J& i8 z
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
0 d& l/ A" j: }2 _; ]! W1 s. \& x
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
3 ?3 N8 p$ U' X
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
) w, C# U6 r; ]- S/ s [
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
; \9 c8 N: _; h3 T; o% W
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
0 _) t8 L8 o! t1 ^/ v
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
; d0 @( V% h8 r: i" F2 K- C
下的MOS就不易被導通,而且增加了電壓上的損耗。
0 H+ d+ v* j7 L" B9 t: ^: O
; z6 \2 n2 q2 D+ a$ O9 b; A
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
$ b2 ?: M" b& p I) I5 ?( }6 D! y
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
& s+ o& p& l: s9 f. V
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
/ A& Y2 \$ Y/ M
PMOS 就是 source與bulk要接到 VDD
/ g9 K% D( }- O M' d
但是電路上還是會有 VBS不等於0的情況
; q; }% J2 i7 n9 A8 q% ]
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
* Y% t4 l7 A g/ m: ], F
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
2 l: M/ f1 }+ A; U4 ?4 V& @
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
2 i( r# z. u( L! h$ ~3 ~
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
8 p' z& @3 } X% \; G4 n
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
2 O$ |' b5 v G
1 |- o' T$ l8 x* N; V4 j" ]
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2