Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
4 R# w; Z1 Q, W& H$ w& G
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
9 ? [' A( z' D
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
0 u O1 |/ o& Q5 j1 E! Z4 U3 }3 ?
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
, f$ b% Y" e3 Q$ k: t+ Y2 ]' x
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
0 b2 z- C, H: y# l- I
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
, n& W% ~: c8 F1 Z6 s
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
3 H8 I$ a. [& ~3 E( n
下的MOS就不易被導通,而且增加了電壓上的損耗。
" M2 U) K. Z# P6 }% C
( y" l/ K; B4 `6 T8 m$ B
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
9 w. e1 O4 }0 D4 b1 L
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
, @! n' {! c! _8 p; A
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
$ J, T f5 H6 H5 @: i8 R( t$ k
PMOS 就是 source與bulk要接到 VDD
. @: u/ X5 \. ^) X6 M3 w5 I
但是電路上還是會有 VBS不等於0的情況
6 C6 ?/ v7 t/ _5 j# D# C# f
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
8 Z2 s8 S2 t; F1 `2 Q( ?1 q
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
1 P( i" k$ i# R' v; V' y- d
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
7 e9 U0 p$ S4 g7 |5 B7 o7 l5 b
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
) p8 S: h/ \7 [. Q# Y
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
% z' e, H( \) a2 u8 T
# {6 M; A7 `4 K' |( A3 e& K
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2