Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
$ t: @2 K m$ @2 ~
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
: ^6 @& _& Y" O8 H* V) Z
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
8 H1 t+ a. {" P3 E$ f$ H5 P/ G
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
* x6 y1 y. F1 W; u \' j Y
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
" m% j0 R" r6 I; k# E2 Y2 a- x. D
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
6 C1 J+ e) w- o
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
& n: l( m; c6 V( O2 T& q% V4 X
下的MOS就不易被導通,而且增加了電壓上的損耗。
) N# W6 |& E4 n& ~6 z+ z
. `# P. ^5 ^9 u8 \1 h
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
* y4 X) m3 H5 ?% U4 r3 c+ q
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
# C8 V: Q, f% a' O
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
0 J7 C4 X. r5 R3 i2 \( |
PMOS 就是 source與bulk要接到 VDD
1 w" o: g+ \8 E
但是電路上還是會有 VBS不等於0的情況
3 c* h3 X' d2 E9 z) A
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
0 m/ r+ s7 Z0 D; q6 r: y
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
; j" u/ j) W4 M9 `6 d% h) h. t {
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
' V/ J! W H9 T4 n# b p
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
& z; N9 P4 V/ I' z7 H% L
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
- _& v, _) C9 T6 t, f* R3 E) m9 n
/ j$ o. m, r9 P- S6 S
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2