Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
5 Y- \7 X ~% |# Y$ G- D
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
- m# ]6 N0 ]7 f" A6 F# Q5 p
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
4 B7 \& v$ ]7 i+ I; D* A& `" t
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
6 x0 v: C+ G& K7 F' u8 k
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
. v1 H8 v$ I, P; O: Y
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
) h4 N8 ~: |+ h! Q; o
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
2 W7 r: X2 \1 u- n' @" t2 y# y
下的MOS就不易被導通,而且增加了電壓上的損耗。
4 ~, H/ s/ L4 T( p3 ]9 i
8 H9 \8 v) [* M3 m2 `0 ~0 }( D
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
/ V9 j8 D4 O5 B8 t8 h2 r. e
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
4 A ]. |( Y- n2 i3 F5 D
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
6 |9 d4 J5 d) ]! `0 M$ ~
PMOS 就是 source與bulk要接到 VDD
4 L9 `! u% M- {- ^& n% T
但是電路上還是會有 VBS不等於0的情況
4 H3 {+ ^1 ] R% z- v* K4 C
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
# u+ \* {+ |0 B) R, y3 N. a
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
; }" b, n9 l( K: \
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
% v5 p/ z1 o$ _) q9 g! o
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
' {& K+ z2 n9 \" D
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
, o! O8 k! l: u
4 y- L1 X1 I8 x# E6 ~1 f/ E
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2