Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是- W* {+ d8 G& S; X5 w0 P
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
7 H& H4 s& H3 Z3 j5 i3 n了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必/ e) d' H% u* C' s% E" H$ E) z- a/ n6 u8 A
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區# f2 J' B6 A# A- q
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記. q, `% L6 m) w) I
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓+ f4 X  |- `' a$ L
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況9 E+ D: V! m+ ?& m/ E
下的MOS就不易被導通,而且增加了電壓上的損耗。0 q0 V% h& P1 K* \; A$ W

9 s  ]' e- u' o) n如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. # _7 t. m" U7 _* Y, o
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)9 u$ S" z! i0 W+ T0 ]/ {
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND/ Q) k* [0 U# b8 J
PMOS 就是 source與bulk要接到 VDD( A/ o" A' |4 J) ^9 {. m
但是電路上還是會有 VBS不等於0的情況
( C0 V* Q' D, r1 X這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
$ J1 j1 H  @5 p( E; B都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
& ]! e. b! D5 D8 c因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重( J7 _- O2 |6 X& d+ M0 V9 @
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
5 m* S2 ?3 m6 I. J5 VCascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
6 s3 H: k5 U6 O0 R) ?8 P& t# v: I6 n' X% P
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2