Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
# f4 |. [& S" c/ m# M* P
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
: E y! M9 t9 j' ^2 B2 `4 q
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
6 n! ]5 p) b! i" k9 a, ]
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
" Z! q" E/ ~4 U/ A$ }6 {" [
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
& V$ G0 r5 `( s# C1 W8 M. B* `6 D
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
8 K% @& @8 N0 \0 X6 k
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
; h% F. B6 s- \7 m
下的MOS就不易被導通,而且增加了電壓上的損耗。
7 g. F/ x3 X5 f m/ ~
9 W5 \& q+ g D. c6 v, l
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
9 {( H0 } R. j
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
0 m& P& r( Z- A; L) s# U ^+ ^
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
* L4 _ b5 M; d4 _% J! F" B. j6 S7 }
PMOS 就是 source與bulk要接到 VDD
w- F5 @8 z7 e' y8 b6 W3 t) ]
但是電路上還是會有 VBS不等於0的情況
7 z- q: g5 E, I" U! w8 l
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
6 L- W/ O! f2 x" V% Q4 Q3 ^9 q
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
7 Z7 J, [1 X! p) G5 ^
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
, b" |5 W/ `: Y. T7 O, n+ P' o/ ]
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
& ~+ b5 ^& i; U! s$ W: d
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
/ A7 G/ P" P& a1 i; M1 r0 p
, G8 V3 x) {% y+ C' u( H
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2