Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
9 h3 Z  T5 B% b: C9 d3 T+ ?' B避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難7 d4 k, Y1 Q9 x1 L3 f8 g/ z* }% M
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
7 f. H8 t* |& @; [; h須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區% P. a" p0 {; n$ Z
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
7 {! [3 w: X; ]: ?7 g錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
/ `3 G$ m- a0 F不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
1 O5 y+ b6 ?5 ]% V# {* U3 i/ K下的MOS就不易被導通,而且增加了電壓上的損耗。
1 E. \, L, F2 L" Y" Z6 h  K+ U! ^# p
# y* e) D: g% h1 M如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
. P) h5 p# Q9 Z! g都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)4 M6 I* Z2 A# r: Q
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
& `$ N1 g1 \  B8 g6 _: xPMOS 就是 source與bulk要接到 VDD0 n& j) o. C- t  |" J
但是電路上還是會有 VBS不等於0的情況
/ Y4 W; \" ^* O# x% M這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊( r5 B4 l0 k& I$ n' N
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input 8 }5 B5 {# \7 q1 _" U% ~! Q
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
  B& @: V0 q  M+ h最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.6 B+ o% [2 H* [8 h! i) U) X5 V6 K
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.5 l( u( E7 T5 t' P& R& O- P  H
/ s) S$ M; W  v
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2