Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
1 Q4 f$ G- z, a# P2 Y9 {( F避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
7 J. D2 F3 [- i0 q  W3 @了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
/ ~3 L2 h2 H. p8 U須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區# K/ o: G. H; C
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記+ w$ `9 |; e  e: T) m) b5 a; a4 L; v7 k
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓2 H& n8 r# ]. L4 c+ m# m
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
$ C" f" O. J& w0 F' C下的MOS就不易被導通,而且增加了電壓上的損耗。
3 q6 j: o3 T2 \2 @5 M+ p; ?8 H* G/ Y' f) x% S1 G& F
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
/ H; n0 F6 w( ~: y. G1 j都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
7 N- Q& M0 n  c6 w& V* \" X我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND3 B6 @! U+ q3 {; \, S# Q7 r
PMOS 就是 source與bulk要接到 VDD
& N( f8 T( T& z, Y: G/ c' C5 g! ]但是電路上還是會有 VBS不等於0的情況9 b1 Q5 ?: a( [' A. O
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊, n9 v) D5 s1 `6 A, Z
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
, a  z, t3 ]0 X& p  ~因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重+ P7 Y$ ^6 o  k+ z$ l4 }" K8 y" i
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.8 ^4 W- E+ j1 B; y7 w# X
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.4 g- M3 Y% d  Q3 \2 j

/ K+ b( F! T. U8 h. V. Y[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2