Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
0 |4 W* }" w z2 _. p! r2 j/ `& k
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
8 a8 v) @( i& ?8 A7 z2 w+ Z3 H9 O
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
+ ~; i: r0 m p$ T
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
6 T" W: l+ `; U! q9 h; A
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
9 f# P& a6 k" |* }4 H1 b' J
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
: o$ u x1 e1 e( j
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
( U5 N4 G5 a6 [8 Z# R ?9 l. F
下的MOS就不易被導通,而且增加了電壓上的損耗。
3 b; v( O) S5 j6 ]4 [, D. y1 n. E
, S) B7 k! Z; X% q% x# g; p
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
9 \' o0 u! z/ D% ]# N
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
: a1 R2 B" W; ]- s8 B& b/ \7 P
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
$ ?% s- s! U# J1 a: g' v: M- x
PMOS 就是 source與bulk要接到 VDD
- T+ i% e: U) H4 N
但是電路上還是會有 VBS不等於0的情況
. ~* O6 F) B2 y K5 n
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
% r" U1 x5 n3 g
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
2 z7 Y$ o' |* m5 |, J
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
7 e% K" z, i4 J2 P+ q! w. g1 x1 M
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
1 ~; N% r. G9 m3 [4 K7 p: a
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
9 `, v- O0 H* q/ o, L' W
4 s; T0 ]6 ?: W& D- k* d: ~* c' ~; U
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2