Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
* p9 D, j2 b6 b' c: @避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
1 F  b* h6 C6 G1 m& O了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
3 b2 k. R- T$ t; G- ^  o& a* D須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
* J3 t. E" ?( U# H' h4 o$ O才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
  X# }. h* v: C5 q5 ?" D' r錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
) e) J0 s' H( h* J# c6 t! y) ^不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況+ }1 h, O4 w) [8 D' j# G& i$ G' n, f
下的MOS就不易被導通,而且增加了電壓上的損耗。
! u2 x$ D4 x+ s. o+ r7 C  Z3 Z$ `" o6 t
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. 2 f- F# a. Y' o4 d& m
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
6 c4 I2 R$ Q6 ?* I9 F3 ~我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
: w. {9 Q, l5 I' N" F' kPMOS 就是 source與bulk要接到 VDD5 Q, c" d6 U; P0 W  ~1 ~: H, |: {
但是電路上還是會有 VBS不等於0的情況3 {* h- U* G5 \  I% c6 ?
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊! K5 l% f8 r3 ]; ]' k, n% m
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input 6 o6 b1 y1 W8 E& R5 S/ s' ~9 S# |8 c
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重/ f1 ?2 `+ u0 p& F9 n& D
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
% E2 b  I) _+ ]& Q' ^; F3 sCascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
1 y, x- t7 G$ O) h7 A2 @" |
/ ~$ G7 b) [7 e5 l6 T7 Q- n[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2