Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
8 s4 \8 s6 h* q( ^+ ~- i8 W6 l
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
, ? b& t. N/ b
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
2 w% H7 i2 u/ ^! A+ j1 [
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
4 @. x4 V6 B4 |5 B, _6 x
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
! v# P5 N. ]- ]
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
8 N6 r, k7 x3 n: i
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
6 X0 {, y7 h4 `8 `
下的MOS就不易被導通,而且增加了電壓上的損耗。
3 G. C2 O, ?2 c1 B5 D+ u* F* M( E
/ ^( g* u9 l+ D: p7 L
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
# J$ h- X: G; f: j! V3 a
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
( y3 H5 z. T/ Y) ] Q
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
. O3 T% E" M8 O* r2 Y
PMOS 就是 source與bulk要接到 VDD
: H& G2 v! l1 E' N5 @3 t# O' V9 L
但是電路上還是會有 VBS不等於0的情況
9 w4 s4 h% d z! [) f& Z- A8 j
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
; r% Z3 h( c6 p+ ]( m" v
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
- ^7 h( Z" p1 R$ u% q
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
$ x) P. n3 x- S) P) n# K, ^
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
/ b1 _ Y3 o) |' L- }/ x
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
2 |1 s) @2 G! T' \6 F8 ^4 D
3 `+ z; _( s, C# a g- c* q
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2