Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
/ R$ P+ C3 b) j: f- n8 ^' U6 [避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難" S1 M" P( M. v, _8 }
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必! v! k1 I' }+ {7 ~
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
8 v  ?5 B$ o- G! v1 |6 ~才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
# Z/ j9 e8 G' D" J7 Q- J錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
) f% k- D3 Z* f3 j% G7 J- Q不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
  W  h; X* ^2 I( H下的MOS就不易被導通,而且增加了電壓上的損耗。- C, D/ b% h* M' Z4 N7 o" z

& \/ S) C) {8 Y7 Q8 {如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. $ k1 ^5 U' l( R- }' p5 x
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
' Y' ]! ]1 U. O! o我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND( l2 R. y' a) z7 m/ W: p9 H
PMOS 就是 source與bulk要接到 VDD. Q2 B1 z+ `' ]* T1 _
但是電路上還是會有 VBS不等於0的情況9 n8 k" X6 F% \6 b# `
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
: ]: f+ G* Q9 s* _( D8 F5 [' n9 W都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input * r% Q& M+ p& O+ U1 Z# V
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
2 x- N: m6 q, X2 ~8 j6 d最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.; o' H! i, y* K1 S$ y6 I
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.. z$ k, J% _, ?6 Z, F

3 d7 W' `8 Y. Y/ n[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2