Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是$ n9 T+ \+ L$ E! }' x( F. C* a
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難5 w4 _" X9 S) S; M4 {- e& M9 ?" o
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必5 H1 X/ q" {; d) \  O/ s
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區6 A- h6 d: ^7 ]7 Q# T4 Q3 e
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
7 F5 F& @! j/ t* D; r1 O4 E錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
+ c2 t% o; a& e& I0 h, J' L不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
4 i8 ^5 A, G4 q4 d下的MOS就不易被導通,而且增加了電壓上的損耗。
9 t. |9 E$ h# g3 t3 q# s! T8 ?: l! m! K5 [
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
  a8 w, i6 g; |8 d  ?3 s1 K都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
- [: H- k1 q3 s我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
0 O. |& I' ?7 C1 {PMOS 就是 source與bulk要接到 VDD+ _+ b. l- T$ t$ B) G. a" j& p
但是電路上還是會有 VBS不等於0的情況- o$ r0 h/ P. ~: A5 Q. s  T
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊+ H; ^: R1 t8 r/ C  B$ H% |9 z/ _
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input ( s3 J6 A' l' x
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重: p! U3 @1 a' m( l& C8 C
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.$ I7 d. j0 D. n( o  G2 F1 f" o) i
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.5 X( H1 y0 |5 E2 `
0 O" L9 u& n0 l  @- O( X5 G& I9 u: v
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2