Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
# Y% v% l( }7 s" ]
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
: B: Y/ n n. Y' B9 ?
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
0 Q$ d; n0 D4 o! j
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
' R" E7 ]4 k9 ^& n- K0 A
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
+ n) [& L4 i7 G6 F# \: k3 L9 R/ G
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
" G; P! x+ x- o# D
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
7 a' P m+ F* Z7 V9 q$ E7 k3 |
下的MOS就不易被導通,而且增加了電壓上的損耗。
# Y4 I1 p# u) u6 K1 |: w3 ^, C- P
% Q |' S7 i! j* W
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
3 q! f1 G$ t7 y) H/ {
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
+ Z- v0 U1 P6 \* d
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
9 X# {! G& M) F& i! }
PMOS 就是 source與bulk要接到 VDD
, ?$ a/ f6 C6 C% a' [
但是電路上還是會有 VBS不等於0的情況
5 o! D5 {( L% p
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
" |& c( ~ o- a; [. d9 O8 w/ k
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
( o1 m* U) k# a+ R
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
4 e7 @0 e$ o, m; m
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
" s' r2 M" V/ N" H4 ^' `
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
* }" A2 z+ m4 p2 k, z9 _
( i8 i8 q/ x a T* T8 A
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2