Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
4 ?7 W8 m4 C- K- W/ M
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
p7 Q. p: z& ?9 o4 \# D2 j
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
9 ]% a$ W c8 |6 C$ D3 Q
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
0 `% u& C; C3 s% f. ^- v
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
3 _# j4 m! X i) z6 w w) o y
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
* M, ?$ c9 P) k$ Z
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
8 b8 u/ ?! S$ H% S$ z4 k
下的MOS就不易被導通,而且增加了電壓上的損耗。
% y8 z" D7 o! n
& N4 m9 F' t# ?8 m" ?- B9 a
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
" V$ u; T# W$ S: t
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
7 l' n, o5 a" J
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
. b; ?4 u2 }- t- h! I& W
PMOS 就是 source與bulk要接到 VDD
( P- V7 G. u: S8 ?+ e
但是電路上還是會有 VBS不等於0的情況
" T" A* J3 f1 Q% m0 v9 f4 o
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
0 x: J& p. i A" k
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
0 p$ Y% z e, M, g2 I" W2 [
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
8 d, b& K( T( Z, R& c* j
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
+ p8 {. B+ T0 `
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
( u( O# S/ L) K4 ^2 X" Q# a
4 _5 `- w& ?! U1 m4 Y8 w
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2