Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
4 a- `2 U+ C& U! `3 \% }* h
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
2 F, B7 ^1 _3 r* K0 q2 I
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
5 |& W* h, d% C9 n
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
" x, q# a( ]+ c% ]1 N2 I! M
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
- w! \/ b! V# f1 `( ?
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
( _7 }6 |1 h& {( b$ F( x9 v' m
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
* I2 o8 v6 K! f- ^
下的MOS就不易被導通,而且增加了電壓上的損耗。
# D: l9 r: e- @
$ X6 h& D9 |) b ?/ E0 k, }, G0 N5 |9 Q
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
" S c+ `' v& h" H" i$ |
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
9 t- \: B$ P% T! C. X
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
- r. d7 h" K1 b4 \7 N$ ~. W
PMOS 就是 source與bulk要接到 VDD
9 o7 r7 u0 n2 b1 x h% `5 {. O! v
但是電路上還是會有 VBS不等於0的情況
, B( k1 @6 s; c% i; L9 z3 P
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
* O" {- ~! }$ [) Q) g% a
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
. ?& H9 Y9 ^+ T6 P7 m/ _7 j3 b
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
" d! A5 E3 @; ^! t( A
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
, u1 Z3 S* E; ~7 l' ~& {
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
& J, Y- D/ g/ a' [ b2 r
) Q; S( Z! Q$ u$ l3 [% y$ O. X
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2