Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
! P7 w! m. K* z% C7 A0 I& g避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
7 X: q8 p6 M* g% Y( C' {) H8 O了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
/ x7 J+ Q* L" F6 g須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區, n! r0 Y2 @0 P7 C* [& Q& E' Y. E
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
. D% t8 F# t+ J5 I錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓2 E3 P8 b6 Z3 |" R2 x$ }! W/ d
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
: W1 U* C6 ^2 Q& A" ^下的MOS就不易被導通,而且增加了電壓上的損耗。. s( d) I( }% `2 `& Y# r, \1 w. X
. F- `0 g% y, n! }# b
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. % I& _' l- L# X5 [) S; z- J. h8 `
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
3 m% J) z1 H7 B$ k# Q我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND0 O: r+ F+ d8 }6 R- Z' G
PMOS 就是 source與bulk要接到 VDD
3 p, G  j# z" s. Z8 E3 k但是電路上還是會有 VBS不等於0的情況
' Q2 L0 P% o! J# \( t這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊9 @& j% t1 f& ]; J
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input ( Z# C. V, x' m. {- F6 C  Q* J: n
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
! Z/ T9 n, p2 q, L7 ^最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.* j2 W/ y; ^' t' H, F  O- k- g
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.' |9 z% @: ]4 c' ?  T" T! P: {
9 j" ^4 l% S# r) O: s
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2