Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP，另一個就是
' m$ t1 T$ [( [( f6 N
避免BODY EFFECT 也就是基底效應，如果你有讀過VLSI的書不難
' Z+ t3 z) B6 v5 S8 P
了解SOURCE跟DRAIN的導通必須透過"空乏區"，空乏區的產生必
1 a1 Z" ]7 r- D* W
須透過從GATE端輸入的電壓，當輸入的電壓大於臨界電壓時空乏區
- M$ ?9 ?6 L# E8 s4 @
才會產生，臨界電壓與SOURCE端的電壓有密切的關係，如果沒記
2 L" r1 V" M3 s6 U2 @% E
錯GATE電壓+SOURCE電壓等於臨界電壓，如果SOURCE端電壓
+ B5 T4 |- G9 P) z5 r5 Z
不等於0，將會造成打開空乏區的電壓必定需要增大，相對這種情況
, C5 b- @. U: V1 l4 n E$ z5 N
下的MOS就不易被導通，而且增加了電壓上的損耗。
( E( g/ b6 \8 V; Y/ X" Y
+ \0 u1 P6 T9 Q# j9 c
如果有寫錯還請各位指正，謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言， Body 可接到 S 或 VDD.
% R9 S" l3 Q. A& V8 }! p
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
- C3 b9 I, d5 T+ H1 g3 v
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
; j( t! K4 ]$ o6 k0 y' h i
PMOS 就是 source與bulk要接到 VDD
' g# ?! h3 F9 e6 n) r! t
但是電路上還是會有 VBS不等於0的情況
* k8 w2 ] }; l- [8 n$ l# n8 _+ E
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
8 ^# p( X8 _3 A
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
: l( i4 k0 G/ N& S
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
5 x+ m8 B8 p" ^' I
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
' W9 [: j8 P a V, c! n
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
0 D6 X- s# X1 B
" V9 H5 w7 V& ` k& X
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2