Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
9 g! U% K0 b# }0 |+ l* z2 L/ S  l0 t避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難4 h' J' R$ e6 q& x* ?
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
8 O6 C& x+ L2 x4 A& N+ |" I須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
) w7 s9 ]3 @1 A1 [" _* V. t% V. _才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
/ X7 }9 S: c* I" \/ U+ D: x錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
( e5 O9 o- g' m. U0 p4 K不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況  u; |6 F" Q9 N1 B1 w
下的MOS就不易被導通,而且增加了電壓上的損耗。
; C4 K; |+ ^" d1 K& r- N8 Z+ m& X  Y# D2 q% j
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. / N1 u5 d5 B5 x/ s) l1 j8 E
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)2 q) N) a3 ?9 h
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
) A( _5 t, Q' ~) T! V2 N, RPMOS 就是 source與bulk要接到 VDD" i! p5 h  U6 M- M  G
但是電路上還是會有 VBS不等於0的情況: c1 g9 X. J$ w* ^0 @4 c. P( g
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
, V0 F8 g" \  E都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
: z! T& d& o; f/ j因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
5 ?4 I: \9 J( H最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
. a% c& j  s9 v4 d7 vCascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.! R5 q2 {( A. V; c

1 b& ]4 M# m, ~- D. J4 H[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2