Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
& v$ A7 o- c/ ~" _
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
6 ?. B, A5 r; z
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
# H3 `" A; m9 P9 \6 q9 E$ V1 J9 P$ o
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
9 O) o, s% U& }" ^9 p' s; N
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
& Y; i3 U/ z9 r7 C
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
1 ?6 i: v0 N4 N0 |7 N7 _
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
D7 V: v: K# Y
下的MOS就不易被導通,而且增加了電壓上的損耗。
( O( [, b! S- N
" ^: Y. j! I& ^/ N) o$ W, d
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
5 H5 u7 O$ F+ j% K& x- X+ d. C
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
# R7 A" V8 p* i! ^3 a$ A6 L; l$ f) R6 z
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
2 o0 {1 p! j" |! } p* Y" u# O
PMOS 就是 source與bulk要接到 VDD
C; `" m3 q( Y6 d: C2 A
但是電路上還是會有 VBS不等於0的情況
) D7 f# o6 U4 q# l2 e# H* P
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
& ?4 L1 {8 {9 _
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
$ Z7 j2 S4 Y$ \
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
7 c* g) X) f$ P8 g6 [8 r( o
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
, }" I7 F9 ^6 r; i
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
3 K9 J- i0 z: \' v- `# U1 Y
1 ~+ J$ n- h/ v' Y' F* h r
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2