Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是) X0 e6 l9 ~: q& ^' _  P% w- f
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
2 V" v# D* p) f, j7 t6 Y, M了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必9 w" h% W$ U# a: C" v
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
  g7 V/ W, `. u) s6 R* _* y% t' a9 }% m9 w才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記2 Q- C- E  e# T1 S9 s
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓& {' u1 Y! d0 w$ D
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況! j4 x4 S- f! F5 ]% P( K
下的MOS就不易被導通,而且增加了電壓上的損耗。
) e4 B% N  R: g7 T% f$ R" {8 U9 x
7 ^1 }( t2 \0 q如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD. ) c0 D6 Q' D7 w8 s, U+ E! M
都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
( ]  @6 A+ y: P2 p9 r我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND  k, m& b+ u3 I: O: M8 [
PMOS 就是 source與bulk要接到 VDD: w4 ?6 j: {% K  m) Y
但是電路上還是會有 VBS不等於0的情況; q* G. V& x7 O
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
. C" [" _& u3 q8 G# ~3 J- w都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input # g, u: ]9 w: X! C' v
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
% y$ U) K" X, j/ w) ^1 z最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.$ {  ]' n& e/ B$ a( c( E( u, X
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.1 L4 H9 X% O5 y# `* V$ O7 g) c

) T% G& ]3 C; `' ?% I" e[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2