Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
, O% v5 i' m- r+ P' U; L: Q避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難0 k$ Z) ^3 r" _0 M8 U
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
9 q+ i1 F8 p/ p4 b2 u須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區+ E" K) x  N  P3 s2 o* X% o6 t
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記$ H( l$ t5 M* ^* ^4 A
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓. M; ~, x3 ^; g" o3 X: O* Q; b
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況; U# ]- H; V8 W; h2 d' _. j$ c
下的MOS就不易被導通,而且增加了電壓上的損耗。
! F! E. y0 k" e' g, U% T6 J- V! d+ L$ t- l
如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
. }2 L2 A, }2 D4 v  Y9 p9 k9 z都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)) [: t) D- r9 A% z" i3 j/ n
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
2 }4 _$ \% a& Y1 ?0 |  v  CPMOS 就是 source與bulk要接到 VDD
- m; }1 g3 S3 F4 D( T4 o1 F( _6 [但是電路上還是會有 VBS不等於0的情況. U) L+ T5 p% e+ F8 c
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊
$ O: E: s) Y3 b5 ?2 a都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input 8 W" W" e4 x+ y7 v
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重* b2 d0 m/ s: L% ]* @3 X" J
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
6 A# J+ t- @( k0 N. c& hCascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.! N' w7 N! J  P. s& D
' s1 D. ~3 R2 n  j1 V
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2