Chip123 科技應用創新平台

標題: 為什麼MOS上的SOURCE要接到BULK [打印本頁]

作者: crystal_blue    時間: 2008-3-30 06:28 PM
標題: 為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
: g5 V. y. g, ^4 w$ U" L避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難1 m+ O3 n! i- c+ k1 A
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必6 S. x3 [9 N& Y5 m( _
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
1 Z" e/ G$ y( S+ y$ c; E5 @才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記$ e+ u  B7 T' O& U/ _
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓: J- i' Z; ~+ Y1 R1 v* ?
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況5 e$ Y% C+ c# q$ [' Y
下的MOS就不易被導通,而且增加了電壓上的損耗。
# p0 W3 U8 |! o# |
' X* o3 |. U9 R( J5 m& c: z  F  @如果有寫錯還請各位指正,謝謝。
作者: shaq    時間: 2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
2 v, i0 u7 k2 |8 U1 H9 M都是為了保持 Body 對 Channel 的逆偏。
作者: m851055    時間: 2008-3-30 07:31 PM
標題: 回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者: ritafung    時間: 2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者: yhchang    時間: 2008-4-1 07:29 AM
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)  g3 H2 t8 N  L$ b$ S' k# L
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND
2 Q( c9 z" i( K5 ]7 \# [# WPMOS 就是 source與bulk要接到 VDD
+ f; f/ T0 G4 A但是電路上還是會有 VBS不等於0的情況
" R% U! M) i1 `. R. S: L( w. c0 r: U這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊5 u. n8 \; \- Z& [; _' a
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input " ~( Y; h+ L2 Q8 H
因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
) n, W4 c9 ?+ ]) o' b最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
. N2 \4 Q. u9 |+ p9 T( e1 ?Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.
. a  S" ~' A+ C8 a5 t0 }0 J3 I, m7 V& P6 s
[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2