Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
A4 r, H8 M* d, L7 e- ]3 Z
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
7 D9 x& y" I$ ~3 K* P0 k
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
' |5 U$ ]3 `# M- p
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
: v+ p6 c8 e9 c: B4 {
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
0 p& a- R, z& t# v2 j
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
( j2 P+ i8 [( j8 g
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
7 w/ n3 ]' [9 ^2 Q6 l% s1 S
下的MOS就不易被導通,而且增加了電壓上的損耗。
4 n3 o$ q, X: W9 o& J9 j/ ^" x
# V4 a! l2 Z. \ r% ^2 i
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
/ g1 M8 D. e8 u. A& [$ p* O9 |
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
+ O2 W0 C' Z) n' ^3 L* r6 U
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
$ W5 K4 T4 V2 m3 I% `" v( Y
PMOS 就是 source與bulk要接到 VDD
$ [2 i* Q2 h' X+ u- w! k6 f
但是電路上還是會有 VBS不等於0的情況
* h* k1 W5 `1 w7 p
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
4 t; R0 o' y1 Y* D' ~1 B
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
: G9 I3 {) I$ p* { b9 h
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
2 J! v" A; h. N" J& Q
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
# ?7 f t7 \8 n3 ~
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
9 |* {: J; F0 D' N$ @1 b& S/ ]6 M
! @: |% E* }: q( x0 B1 l
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2