Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
( F/ a! y# X9 t+ e# J
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
" n( y# _+ m( u2 J: O
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
) V7 i2 h: d6 q4 w
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
* j* i @% O6 O; f4 U) B' T( E
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
7 O% T; c2 d1 E: t' }" \
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
W! p; H/ z. ^9 Q3 m/ ~+ c7 U
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
o" p1 h1 Z* y* \4 ^
下的MOS就不易被導通,而且增加了電壓上的損耗。
* N% k% b3 }4 M" V5 I- K" j0 x
" _: |5 U$ {4 z- S U0 ]. m
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
5 r; G/ \/ B1 h
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
3 _4 g& N% D7 `- B" r5 w o; @, u
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
9 S! P) S! v: }: ~
PMOS 就是 source與bulk要接到 VDD
! i, q. w6 V0 J* p3 l+ Y" `
但是電路上還是會有 VBS不等於0的情況
6 q2 V8 B4 L, H9 f4 F0 E+ Z' A
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
/ a% j( O. x x x& D+ s. A
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
( V& P) n) Y8 P, O: z3 i+ T; d* y* n
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
8 i0 R1 b+ ?4 y9 E
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
! o" Z2 [" t# Q( H
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
8 j1 ?; D$ S+ Z+ H* U, z! `5 K
/ |9 C" ^5 x7 q! f+ V6 a
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2