Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
4 ^/ C+ M2 ?/ f1 b
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
3 t4 S8 [3 ~/ _) j( F
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
1 J7 J7 d; m! D/ x0 K" v( q
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
$ S3 ~9 C6 t) c/ P, H5 i" V
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
4 x* X! ~% i1 B- C# s
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
0 q' Y! r9 s- f g U
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
8 J" e( |$ R" G( k) V
下的MOS就不易被導通,而且增加了電壓上的損耗。
% y3 R7 v4 n0 ^7 O( U$ |% i) B5 S
$ E9 j0 L( Q! Z. z3 f
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
# K, @; X: w, S( ~3 Y! v/ C8 Z
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
' X! u; s8 }! J2 Z# Q: K, |
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
. s' I1 i! z' s( l
PMOS 就是 source與bulk要接到 VDD
6 ]. p" @# Q3 o9 f' D0 D
但是電路上還是會有 VBS不等於0的情況
6 ^! p- n* n F# U/ X* I
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
$ e: Q9 ~5 N6 a/ F% u+ `- A
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
' `* M7 P5 I/ B# y# n0 Q/ n! G
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
( P& f, X( w: R% d7 Y, [
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
3 V# L& d+ E5 z% F6 m) _! g
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
2 B/ Z* _4 }" z* n2 t5 I
; v% I. A5 g, T! i. E7 N4 V
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2