Chip123 科技應用創新平台
標題:
為什麼MOS上的SOURCE要接到BULK
[打印本頁]
作者:
crystal_blue
時間:
2008-3-30 06:28 PM
標題:
為什麼MOS上的SOURCE要接到BULK
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
( v/ N0 ]; d$ w# W0 d
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
4 V, T8 n' _% L6 p" g( K7 I
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
% Z5 K: z0 t# D2 s) D
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
?1 ~9 @5 n8 |" k+ L
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
% C+ }& m" i0 w% L1 U* o% G# o T
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
/ J4 B6 O$ Y4 i7 E& b9 b
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
! i3 `# ^, W; p1 [! [; K3 E9 n, m& J
下的MOS就不易被導通,而且增加了電壓上的損耗。
0 I1 H- w0 D+ {) v- \$ \9 g6 ^. a
9 }4 _- m' P9 n+ g& t: z; ^7 M
如果有寫錯還請各位指正,謝謝。
作者:
shaq
時間:
2008-3-30 07:15 PM
以 PMOS 而言, Body 可接到 S 或 VDD.
; X8 e8 a& h" ?' ?
都是為了保持 Body 對 Channel 的逆偏。
作者:
m851055
時間:
2008-3-30 07:31 PM
標題:
回復 1# 的帖子
應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
作者:
ritafung
時間:
2008-4-1 12:18 AM
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
作者:
yhchang
時間:
2008-4-1 07:29 AM
讀了一遍 覺得文中所稱的 空乏區 應該是 反轉區吧 (Inversion Layer)
6 o( I1 A Y2 s& `& z
我的認知是覺得 Body effect 就是 VBS=0 NMOS就是 source與bulk 要接到 GND
, m k* L: E' j9 ^8 s. ~
PMOS 就是 source與bulk要接到 VDD
: R. n& d% ~! V- X9 T3 l, A1 y# w v) M
但是電路上還是會有 VBS不等於0的情況
" M# G+ ^- Y7 r6 _
這通常發生在 MOS串接的情況 不管是 Cascode還是 CMOS邏輯 串聯的那一塊
2 Y* }( `. B2 I7 f
都無可避免的有 基底效應出現, 所以一般來說 我們做 CMOS互補邏輯 最多就是用到 4-Input
3 V' k' Q, a. a+ ?9 c
因為太多輸入時 串聯的MOS間會有 Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重
9 t5 x* U# ]& w1 a: A
最後一個Issue是 該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
1 c' l2 t9 ]* m1 }
Cascode最多就是疊兩個 疊太多會傷到 OP ICMR 或 Output swing.
9 G) D- Q1 P2 G+ q
$ j6 O/ ~& r7 @5 _; y R
[
本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯
]
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2