Chip123 科技應用創新平台
標題:
新手LAYOUT面是問到的問題麻煩大家幫忙解答
[打印本頁]
作者:
evee017
時間:
2008-3-28 02:35 PM
標題:
新手LAYOUT面是問到的問題麻煩大家幫忙解答
我是新手剛從自強基金會上完LAYOUT的訓練課程..
9 _, `+ O$ V: @# f8 y
也開始面試..但是面試機會很少履歷投了一個月了...
' ]6 h+ l! s: ]7 [0 s P: m6 I; t3 P
也才兩間面試...或許我不是本科系的關係吧..
4 |7 S: y) u3 Q' F/ P% Z
我面試有幾個問題阿...解答不出來..要麻煩大家幫忙囉...謝謝...
$ a$ C, |3 _& u2 m/ I; [8 D8 i/ s
1.INV阿..在OUT之前加一個CAP是什麼用途阿..為什麼...
* N$ @% @% Q- i/ R; a" N
(不是用來穩壓的ㄇ...但答案好像不是這個)..
0 ^- Q5 Q! i* B$ b) l2 Z
2.看INV的電路圖寫出Netlist，為什麼這樣寫..
6 ]) r* @ K+ Z9 D n/ E Z; F5 K
四個角位可以對換ㄇ...VDD及GND可以對換ㄇ...
$ W! M+ {0 H) d b: L7 f
為什麼...
) b+ @) ^5 e+ H
(Netlist不是直接從電路圖轉出去成CDL檔的ㄇ..
7 l c* H6 \! W" q7 `, g4 ^
我只會看Netlist但是我不會寫...結果就被打槍了..)
" O# `- H; h4 n* V9 N6 O9 w
還有問一些有關RD相關的問題..說實在的我都答不出來..
, K/ K. X6 U5 f9 E
LAYOUT真的好笑不是只有會畫圖..把圖畫正確電氣特性好面積小而已喔..
. F! w5 O( `: G- x% M) U
整個就很洩氣...
作者:
crystal_blue
時間:
2008-3-28 03:48 PM
一般而言面試官一定會盡全力的把面試者考倒的，因為這樣才能知道你的所知所學極限在哪裡
- O0 Z0 w& h( k9 V, v
所以請別害怕回答，盡可能把你所知道的回答出來，別擔心自己只是會皮毛，因為從你的履歷表
; H+ V4 t5 r3 e- w1 P0 ~
上就知道你是新人了，也知道你是非本科系，但也不是要您認為不會是應該的。
: U. A! t" Y4 J x( t* ?- e. H g
6 w. ^* M9 A. W* k1 e; h: h& C1 k
至於您提到的問題:
9 r# T/ \" U7 J1 I# w1 J3 q
1.INV阿..在OUT之前加一個CAP是什麼用途:我的認知跟您的一樣，是穩壓用的，但是否在產品
, N( v- z/ N7 p; K U9 m1 Y
不同時會有不同的結果，這點並不得而知。
# I) w/ Q% g& [3 j7 S' B
2.看INV的電路圖寫出Netlist:這種測試，是為了測試面試者對於LVS時的敏感度，雖然目前有
6 f+ P9 X( u8 a: [; Q/ C# p1 Y
TOOL可以協助尋找LVS的錯，但LVS跟NETLIST的關連是無法被否認的，利用NETLIST來偵錯
7 F! U+ M5 q5 E( z4 ^; W
也是時常有的事，自然也要看的懂。簡單的INV NOR NAND 等等的NETLIST最好都要學習一下。
; x% W) R# T' l' p0 h0 C3 u' t
. `3 X1 J$ u# j
除了以上的兩種問題，LAYOUT面試時也會考看NETLIST 畫出電路或是LAYOUT，以上是個人淺見
% m+ W. |. D6 Y/ S3 t
祝您面試順利 。
作者:
motofatfat
時間:
2008-3-31 02:25 PM
你說ㄉ netlist 應該是指spice 格式ㄉ
, [( d( [5 F2 w: r6 }' K7 ~9 Z0 D/ b
這是有格式ㄉ4ㄍ對應位置 D G S B是不能對調ㄉ
$ }! e. m/ N* _5 D" H
還要有片頭片尾
* L6 a9 X+ S$ w2 z S. i+ |
( w( @& T! {+ L1 z g
.SUBCKT INV IN OUT VDD GND
, r9 c) N1 D3 }& s& v' Q/ U
MP1 OUT IN VDD VDD P W=2.7U L=0.35U M=1
* Q8 S* W9 Y! J2 }& G7 v
MN1 OUT IN GND GND N w=1.4U L=0.35U M=1
5 d, P# D3 l o7 B
.ENDS
, C- [! s8 x( V( U4 o0 }
+ g6 N8 Z, R( p: j3 M9 `
懂愈多愈有幫助
/ X0 g ]. @& d: q; h2 B
加油 祝您面試順利
' e" F" h, L( j, _/ x# O! y
任何問題歡迎來問
# a( K, w, n- {# g( D
機車胖胖信箱
/ A! k' |4 h4 u5 d
motofatfat@yahoo.com.tw
作者:
qqdede
時間:
2008-3-31 04:43 PM
基本上 加CAP 主要在電源部份,主要穩壓還有就是要濾雜訊, 電源 在IN/ OUT 之間 ,通常我們會加一顆大容量10uf及小容量0.1 or 0.01uF 來濾 高低頻率,已減少干擾源!
2 e& F# K0 I3 f6 c
+ u. m$ t! a0 h3 U& ^
尤其是在IC 電源端,更應該要更接近,
& n1 c: G: |1 h. T8 q. J" K# }% [6 L
$ X+ V# d& o& s. m2 F/ C2 @$ I* R. v* y
以上個人小小經驗談!
作者:
vjc5
時間:
2008-3-31 05:20 PM
INV輸出電容, 我跟上面幾位看法不同, 這應該是測試INV的驅動能力
+ |, Q' H4 k$ E" k
因為INV往往需要計算驅動能力
作者:
lydia0616
時間:
2008-3-31 05:30 PM
標題:
回復 3# 的帖子
個人去try過spice
" p6 J- x. Y5 u% x
D端S端對調後, 不會出現問題
2 n( F4 z/ e* Q8 _; ~' z4 s
結論 可以對調
作者:
crystal_blue
時間:
2008-3-31 05:53 PM
MOS為一對稱的元件，它的source跟drain在沒決定哪端接電源前，是可以交換使用的
) p" A* D4 J; j' Q, r6 K
並不會影響元件的特性，在layout時在做並聯電路時，可以看到這方面的應用。
作者:
evee017
時間:
2008-4-1 04:15 PM
謝謝大家提供的答案...
2 _; t2 `- \. W2 P
我會再好好的去學習研究的...
作者:
mjubgt
時間:
2008-4-2 09:40 AM
補充說明 SPICE 格式
, i: L2 A: X3 l! ^
MOS在SPICE定義中可以分成一般MOS及LDD MOS兩種
9 q1 J. N' t0 l' Z$ F
以LAYOUT結構上來看,一般MOS的確可以Source / Drain 對調;後者不行.
4 D7 X+ {( q; }* [# U5 I
個人的想法是, SPICE對於元件的格式是固定且無法對調; 理由如下
. H M- i& a; { e- U* |% d3 c
1. SPICE FILE是由軟體自動轉出,格式已經固定. 除非是人為因素,不然軟題轉出的SPICE FILE應該要與電路圖一致
" \! T, U! q- k6 Y) K% c4 q7 t
2. 若是S/D的位置可以任意對調,那麼LVS準確性及可靠性會令人懷疑
- H# ^' G9 M; r# Y
, A6 S5 V% S9 F: {6 {; q' X
關於LYDIA的驗證結果, 個人看法如下
+ |' ^, I8 F5 _7 ]8 Y
LYDIA應該是僅驗證一般MOS,這類的MOS其SOURCE / DRAIN在LAYOUT接線上本來就可以對調.因此,若是直接更改SPICE的S/D位置;LVS結果應該會如LYDIA所說,沒有影響.
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2