Chip123 科技應用創新平台

標題: LATCH-UP最容易发生在模拟版图的哪个位置 [打印本頁]

作者: minxia.lee 時間: 2008-3-21 01:22 PM
標題: LATCH-UP最容易发生在模拟版图的哪个位置
在一个模拟电路的版图中，哪些地方最容易发生LATCH-UP？
是不是只会在PMOS NMOS之间的区域发生？
那么我是否主要针对这些地方进行保护？
大大们都来讨论讨论~~

作者: Nancy_Yeh 時間: 2008-3-21 04:32 PM
標題: 在電路裡面都會有
大部分出現在ESD&IO
在電路裡面只要PMOS和NMOS都會有LATCH-UP
PMOS要圍NIMP Ring
NMOS要圍PIMP Ring
即可解決

作者: daviv5 時間: 2008-3-27 03:24 PM
簡單說有比較大的電流，流過，pmos &nmos 沒有拉開合適的距，或者是sub r 沒降低就有可能觸發

作者: simon 時間: 2008-3-27 06:36 PM
Substrate resistance 不易改變 , 若改變則元件特性可能因此而不同 .
若是將 pick-up 做好 , 降低 substrate current 則可降低 latch-up issue .

作者: minxia.lee 時間: 2008-4-1 08:33 AM
谢谢楼上各位朋友的指教~~和帮助~~~~

歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)