Chip123 科技應用創新平台
標題:
關於Layout 錯誤的問題
[打印本頁]
作者:
saicloud
時間:
2008-3-14 11:53 PM
標題:
關於Layout 錯誤的問題
請教各位大大:
3 u4 U6 m! ^% ~7 G$ S' V' N
小弟把PMOS的B和S接在一起,做LVS比對的時候結果出現錯誤~
$ i0 p2 O1 ?; } z( v$ m( a
有什麼方法可以解決這個錯誤嗎?
7 R n: q' i1 W# h' E! V
以下是錯誤的內容:
! Z; B8 ~" _* N* {9 L- o! I. n
DETAILED INSTANCE CONNECTIONS
) ]( T: N" y% V o. X3 }9 W4 q
g% s! C4 f, n8 a
LAYOUT NAME SOURCE NAME
# z# E' D( V* H! M
**************************************************************************************************************
% w; y( {; y1 l- F: s" R+ W
; I' |- B8 g0 U( o1 Y2 E/ {) z
(This section contains detailed information about connections of
2 ^0 f) F7 L) t
matched instances that are involved in net discrepancies).
. Z& Q- u. }" D. K% @
& y% f' R* {+ U2 l
--------------------------------------------------------------------------------------------------------------
- N: }! U( `% e, ~1 H6 W
& y+ g% q# z4 p
X75/X510/M0(27.557,70.742) MP(P) MM3 MP(P)
6 \! Q1 Q4 @. Y6 i- \
g: X75/8 g: net20
( e, j" O7 z1 n9 \$ E8 T
s: GND d: GND
4 k: U8 r" [1 P$ [; x
d: VOUT1 s: VOUT1
& e& J; v+ u; |. o! s+ B
b: VDD ** VDD **
& Q U( |* }. J7 M
** VOUT1 ** b: VOUT1
) k- C4 t P6 E- m6 {
8 ^) p2 n. r6 u
--------------------------------------------------------------------------------------------------------------
7 ]& D# l u5 p' H* d3 k7 ~
" v: s% j6 ]' X c! Q1 f8 O" G0 s
X76/X510/M0(47.789,70.742) MP(P) MM11 MP(P)
1 M8 I# `5 ^5 I# Y' l- Y6 A+ d
g: X76/8 g: net021
. G! e6 C, [" J% o& G0 @
s: GND d: GND
4 U- X) v& i( [
d: VOUT2 s: VOUT2
4 q/ l2 \* M4 J* ?; H
b: VDD ** VDD **
" D1 W" w: \# c% a. N8 j* W6 v
** VOUT2 ** b: VOUT2
, W+ f2 X g0 \8 Z
****************************************************************************************************************
" ]; u4 C7 \: z% F; d% h0 K
5 l( K) K$ J7 e. d% e, \: ^
INCORRECT NETS
O4 L' l% x) W% T/ }
$ n' K/ ?8 U7 k2 s6 K
DISC# LAYOUT NAME SOURCE NAME
$ e* P: ~0 y* ]
**************************************************************************************************************
8 E' S) C! v* `: F- B, R
0 i, s9 R- }% W1 x
1 Net VOUT1 VOUT1
* P, M9 s9 E! a
-------------------------- --------------------------
0 ?# o9 u h8 ]2 M/ ^) Q' l
0 y) Q J: h* s; J1 y
** missing connection ** MM3:b
' U* M$ x1 k1 W8 g9 A" }
, |3 C% q8 Y3 ^. I. l
/ {0 y, i0 c- l
--------------------------------------------------------------------------------------------------------------
4 N h- r) C- K$ h' E4 K
3 ^! Y9 Z# B4 g' V7 d* m
2 Net VOUT2 VOUT2
/ O. B2 D7 ^8 o
-------------------------- --------------------------
- Q' J6 y+ ?) d6 [) {& I. d' `# R
0 X! n: X8 t& w7 L
** missing connection ** MM11:b
3 R1 L' m6 |2 h2 `+ E
- u/ L0 Q3 c! e R
% h* {# K3 q7 e& |+ R0 C
--------------------------------------------------------------------------------------------------------------
4 y+ B( w) e% R/ l
( m, ] R* K( b8 @5 F n8 @' z
3 Net VDD VDD
. a9 w3 X( x/ v/ w% _1 f
-------------------------- --------------------------
+ \6 k' _/ ], B0 c: _% t
+ f$ ~8 y9 p3 B$ b5 u9 B8 ?
X76/X510/M0(47.789,70.742):b ** missing connection **
7 q1 E. H5 M# Q: P; Z- D6 A
X75/X510/M0(27.557,70.742):b ** missing connection **
作者:
egg
時間:
2008-3-15 02:26 AM
版大....
. _% E' p2 o) x9 X& S
你的N-WELL有切開嗎?!
. Q! b, ~$ q" W) M: h8 P% z& z% G i0 B
report看起來好像你把那兩顆PMOS
" u0 @9 C/ G, g' E, p9 P
做在VDD的N-WELL裡耶
* @+ o% A) o9 u
檢查一下吧
4 o; _ `# \+ A. u ~6 v2 K) e7 |
這兩顆PMOS要有屬於自己的N-WELL
. W5 W c1 m) r- t2 J! E
如有說錯請多加指教
作者:
saicloud
時間:
2008-3-15 12:05 PM
感恩~
4 N) l# B$ w1 r3 ]# K
後來我把兩個PMOS的N-WELL分開,做LVS就正確了。
% Y1 \* f1 m. j. I3 f4 d
想請問你怎麼判斷呢?
作者:
egg
時間:
2008-3-15 12:49 PM
其實也沒什麼阿
, E& [ ^, f0 v& t/ F Y
由report看出那兩顆PMOS的body與netlist的對不上
7 }1 Q+ u, K m. ^
加上版大您說MOS的S&B已經接在一起
" z @& P6 L& Q1 j( R
根據經驗...就是N-WELL不小心short或是
, e: b+ [4 g/ O
N-WELL給它弄成同一塊
: i) k" i" e1 r) z8 _0 V
不知道這樣的解釋
" O( m* z8 {# H$ `3 s
滿不滿意呢?!
作者:
saicloud
時間:
2008-3-15 03:36 PM
嗯嗯~有較了解。
/ r8 @, r% j: R! t9 e
謝謝教導~^^~~
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2