原帖由 yutian 於 2008-3-21 09:15 AM 發表
我還是想問一下,既然Vin=2.5v 時,Vout 大約為 4.33v,那么PMOS的substrate應該連接電路的最高電位,不是你是不是這么連接的呢?
基本上,我用 Verilog-A 寫一個 Body Voltage Level Selection 的功能
就拿 Vin 跟 Vout 去比..看誰的電 ...
shaq 發表於 2008-3-21 10:30 AM
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) | Powered by Discuz! X3.2 |