Chip123 科技應用創新平台
標題:
請教有synthesis TCL File的文件嗎？？
[打印本頁]
作者:
aidanwu
時間:
2008-3-12 09:43 AM
標題:
請教有synthesis TCL File的文件嗎？？
hi!各位前輩們！
7 V8 f7 Z. }9 U6 L0 V+ }
$ p- T& M. C: ^9 ]& Z' m9 V5 m
針對Synthesis Tool -- Design Compile (DC)
" G5 G' R9 F# ]8 W
有誰使用過TCL File
% l/ C6 V2 s# i$ f
可以提供文件
6 G$ v* Z9 ? X. m3 V/ g
哪些設定與Constrain 是基本(必須)設定的呢??
9 I# X V- n6 g4 A$ l
& q8 g' ?% D* [" _
小弟我要去做ASCI的Synthesis!!
6 N4 k7 N: H1 J. _9 B
但對於Constrain File不太了解，請教各位了!
3 Q/ Z8 D, ]7 W+ x( Z* o- j. w8 K% I
6 D4 w, W$ k$ p
感謝~~~
作者:
tommywgt
時間:
2008-3-12 03:41 PM
有個單位叫 "CIC" 的
9 k1 j( U, c1 t5 R3 F, {7 L
) Z! b. E0 a" U( D1 @3 Z
明白了吧...^^"
作者:
sakho
時間:
2008-5-14 11:10 PM
可以提供文件
( t+ S' h5 U) F+ I
==> Synopsys 的Doc (SOLD)可以參考
+ D- f7 h' O' T7 T# y% r& b
- }& a, w$ }3 t( c: @0 I
哪些設定與Constrain 是基本(必須)設定的呢?
* B' f3 o* p) C
==>
) l, q; O z8 [
基本上比較常設的有
( |1 K6 E; _: V
set_case_analysis
) |5 U6 M' r2 ^- S7 R6 i$ M% w% a& s
create_clock
2 R6 R( p6 o5 g; K# y
create_generate_clock
& X9 l6 X9 M7 X2 l a' U
false_path
) s# _. k$ T7 s6 U$ J
set_input_delay
- N9 K: s% D: u. A, d0 h/ G" V1 [$ I
set_output_delay
* e) F- d: D% E9 W1 U& t% d: S7 v5 Z
set_progateion_delay
* V, p+ _7 `& k6 D5 r
set_load
+ C% n' Q+ `& k {6 R: o
set_max_fanout
5 U8 ]7 N/ c% q, |$ t
set_clock_uncertainty
2 P) H8 B: f$ \% `# c p
......
* j9 s2 h, _ F( V6 V5 {1 v
印象中大概是有這些啦
6 q, C+ r" W s
& I4 ^8 b; Y1 Z+ W1 J
如果有些command打錯的話
! s+ E) e' M- U4 J2 W
可到Google上查查看更清楚
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
6 N4 k7 N: H1 J. _9 B