Chip123 科技應用創新平台

標題: 請教~關於power on reset [打印本頁]
作者: averyer    時間: 2008-3-9 03:19 PM
標題: 請教~關於power on reset
最近想研究power on reset circuit,
7 J5 r! P3 S3 Q. C* }# E想做一個具有類似遲滯動作的電路: S6 V9 K- L3 T# u- h/ X
但手邊又沒什資料~只知道各大概而不知道該如何下手~
& h' J, `4 H9 z- ^( `2 Q8 D3 p/ ^
, v: z( c- [( p2 ^6 L/ J請各位前輩有做過相關研究的可以給各意見~請大家不吝告知，拜託各位大大，謝謝!!
作者: gimayon    時間: 2008-3-9 10:36 PM
R + C !!!) \" g+ ]# W$ ~- \
R + C !!!
' q) f* C( J' V, W4 h5 _R + C !!!
作者: finster    時間: 2008-3-10 11:14 PM
絕大部份都是用R,C的方式來達到power on reset的功能( R3 O% O* k* g1 V/ {5 f! V
另外,我個人是在R,C的第一級再加一個schmitter trigger buffer來增加遲滯的時間2 d* H  ?% u' S8 \5 r& u
再來,設計power on reset電路要注意當工作電壓穩定後,其power on reset電路不能有太大的電流消耗,基本上,僅可能要小於1uA的電流消耗(至少我都是作到小於1nA)
作者: richardchang    時間: 2008-3-11 09:11 AM
reset 電路還要考慮實際應用時,電源快速開關的反應...
作者: wang2000    時間: 2008-3-11 05:36 PM
標題: 回復 3# 的帖子
但是怎样才能做到小於1uA的电流消耗呢？如果电源电压较大的话，是不是用很大的电阻？
作者: finster    時間: 2008-3-12 01:09 AM
在工作電壓穩定後,從power on reset的輸出端送一個信號到R-C的端點強制拉到最高電位( g) N3 H% `/ d
如此一來,R-C後面的buffer或者schmitter trigger buffer便不會有多的電流消耗,所以便可作小於1nA
' ^$ B! T/ G6 O3 p" @3 s至於電阻,我一般都是用PMOS來代替電阻,把PMOS接成diode connect的形式即可
作者: wang2000    時間: 2008-3-12 02:55 PM
多谢。有没有简单的diagram ？方便理解。如果POR电路还需要Vth，不知道能不能做到1uA以下。
作者: averyer    時間: 2008-3-13 11:42 AM
感謝finster的解說
7 O. k' @- N3 N% O8 p
: K* o, K; }6 M3 C" b. Z但我不清楚schmitt要放在那...是放在rc後嗎?+ U- t! k$ B( s. m% |- d- l( L
4 O* @4 D/ l5 n) d
能利用圖說明一下嗎?
) l1 P8 s0 g- `& o3 y+ y) a+ o3 k" ^( r9 p; T! z: D! a
非常感激
作者: kevin    時間: 2008-3-13 01:52 PM
標題: Power On Reset Circuit
For your reference $ N7 q1 V1 t/ i
RC 後的buffer可以是schmitter trigger buffer6 H7 R* N2 T9 {' Y' J* ]% t
[attach]3182[/attach]
作者: finster    時間: 2008-3-13 02:16 PM
power on reset電路本身並不是非常困難去設計的電路& q- u! V% L4 Q5 n% J- L
附圖是我以前作的示意圖,雖然並不是非常完整,但大致上就是這個樣子1 n; d" F' X  G2 q
另外,一般我在rc後面一定是用schmitter trigger buffer,而不會用一般的buffer
0 B- D/ M# l: Q: s0 N+ V其原因是要藉由schmitter trigger buffer的window特點來製造絕對的vih和vil,這點是一般的buffer所無法作到的,而這點,會決定你的por會不會正常工作的重點之一
作者: g923964    時間: 2008-9-15 04:01 PM
標題: 關於power on reset
你的c值應該要很大吧??
) e* W2 k' o- B- q: A大概u 級, 對吧?!!
作者: mycmf    時間: 2008-9-16 06:27 PM
基本電路技巧, 可以做等效RC, 使得耗費面積可大幅縮小.
/ f; K" \; C; L8 |) \3 H4 g' M一般僅做RC會不實際.
作者: g923964    時間: 2008-9-17 05:14 PM
標題: 關於power on reset
若vdd 的rise time 是msec級, 且chip 的電容只能容許幾p的情況下,8 p+ N" E- n* ^5 A. n
以pmos 來代替R的話, 你的pmos 一定是在turn off 的情況,
0 l1 W' u: [* I% x因為It=CV, t=1ms, c=1p, V=1V 左右, 那I 一定是nA級, 2 e* u4 `- E+ Z2 D$ Y+ r, T& ~
這麼小的電流, MOS 一定是off 的情況.. c1 G& {4 q9 W' z
那你要如何控制這麼小的leakage current 呢?? (考慮到corner and temperature)
作者: finster    時間: 2008-9-17 11:43 PM
我自己在用PMOS作為R時,並不會只用一個PMOS2 [& W2 l6 ]- t2 E  q
而且串好幾個PMOS,Length加大到10~30um,Width大概只用0.5~1um左右,如此一來,PMOS所會流過的電流就會非常地小,當然,這時PMOS要接成diode connect形式還是將Gate接到ground,就看實際情況,兩者皆可,不過都有一些限制
作者: Josephchiang    時間: 2013-11-19 10:04 PM
我想詢問如果VDD的上升時間如果非常緩慢，那麼這個電路不會出現問題嗎!?
! g1 F2 J/ q: G# i0 a9 f因為R-C串聯的VDD與smith trigger的供應電壓VDD是連接在一起的，
9 |! ]# }+ @6 R7 h6 z因此smith trigger的VIH並不是你一開始設想中的VIH
作者: v10422    時間: 2015-8-22 11:33 AM
reset 電路還要考慮實際應用時,電源快速開關的反應...



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2