Chip123 科技應用創新平台
標題:
FPGA外接DAC電路??
[打印本頁]
作者:
kokonut
時間:
2008-3-6 05:44 PM
標題:
FPGA外接DAC電路??
我想請問一下~ 其實是一個dac小問題
* ^( ~$ E6 y6 p( }" b
dac輸入部分有區分成serial和parallel 那連接fpga 若我送一8 bits的訊號 速度假設是8MHz
% s: A( |9 a% [8 O3 |/ P
那serial型的DAC輸出速度不就剩1MHz
2 j2 m! E2 ]3 x, h# ^
(我是把他想成說是一個一個bit排序接收完8個~再判讀輸出)
2 \. [. c l8 Y5 M0 l: M) f" U4 W
而parallel型輸出仍可以8MHz
m) C( @* y ] ~) `- c! V% l
我的理解對嗎??
/ |) Z! i: g, e" f
有人可以分享一下如何挑一顆適合的DAC嗎??感謝
$ n& U& q2 `, E; ]* P6 s0 d# ?& e2 ~
對了~還有spec上會寫多少channel是什麼意思呢??感謝
作者:
sieg70
時間:
2008-3-7 10:00 AM
挑DAC?
9 y x$ a: e2 T1 |. g1 }4 v3 L. [
1. 輸出的dynamic range
" E3 Z. I. F1 ~
2. output resolution
/ }) L. d, ^( Q! O5 e
3. bandwidth
- G5 U3 k$ @& Z( w
4. 線性度
9 N0 m/ w# l$ P0 O7 ]
5. power supply
4 [6 ~( J+ |5 ^; l% ~8 e# Y8 m
6. interface (serial / parallel)
4 e7 s+ ?1 S$ e/ K
以上幾項都滿足project需求的, 就挑到了
) o8 ^- _4 [% e
. Q# m. x% {8 v% U" Z2 X0 h- g$ `
channel?
, ? {, Q( R* @( J7 ~
一個package中包含了幾棵DAC, 大概可以這樣看
J: y8 t: |) g- A. ]8 d
, F) L1 A% W' w k5 m& V9 Q
提供一個問題, 假設DAC是 12bit, interface是8 bit, 則interface跑
$ D4 L& p E% H! c t
1 Mbit, 那最少要2 byte才能update DAC的輸出, 再加上一些有的沒的
8 T- \7 r6 o; E! u& r
所以頻寬部份怎樣看, 還是要仔細k datasheet才知道
作者:
tommywgt
時間:
2008-3-11 11:51 AM
基本上, serial DAC只是為了省管腳, 速度上自然不會太快
& u( Z' |3 T/ o$ _
實做上, 要先訂出你要的規格再來選, 答案很快就有了.
作者:
kokonut
時間:
2008-3-29 11:54 PM
版主~您所謂的定需求是指~??
5 O0 Z- `$ m* S8 L/ d- S3 d
. x) B6 s1 ?5 J. x
我的話就是DAC輸出能越快越好(用於光學實驗)
" m/ p; c8 E5 `) K
=================================================
- G2 B8 D4 Y( a- ^/ F( M: S
不好意思~
% j$ ^) Z+ k& C4 \) F
& V4 c1 y2 ?2 U# F0 ^ @* E! e: R
我想請問幾個問題
; _0 v7 M* \$ E& g9 s: k. _# c
7 h1 `0 U; z& ?: j
像Xilinx FPGA
, v# R9 ]% T/ C# t8 `9 Y
(
http://0rz.tw/193QX
)
: `' J6 |* w9 t0 A# @" p
) G6 x' B4 n( s2 _
i/o有提到
% c4 }' B' j! i: c! y x
4 v% H$ l) t* V7 [3 N+ G* `
分成selectI/O和differentialI/O
" r) n6 | O! L6 S9 S
. G! V. c; v: v6 N$ _; O
是說~
* l4 @+ y. P) C; ^7 P6 c& m& ^
' h# `8 E1 o* I
因為我現在要用FPGA外接一顆DAC作光學實驗
* |( T8 H6 Y j% q+ ~
% [$ ?0 e% u: D8 H" Q
若我選用的DAC傳送介面是LVDS或是RSDS這類~
$ |+ M1 w+ l" e' Q1 v
* A; B6 g, Y: i' P0 H( R4 W
那fpga它速度上就要看differential i/o這一項嗎??
) Y9 g% c/ I( x, C2 \
1 B5 L% N0 H: Y( b/ o$ s( l( c
因為高速的DAC介面大多是LVDS
* W+ S6 u+ e, R* \5 ~2 g8 f
z* D0 w$ j& ^% G2 `0 n3 s2 |
==============================================
" w4 S0 ^3 U# }2 `
, w* X' i; h% K$ e
像這一顆(AD9734)
$ B# {7 E! s4 e4 n, z
http://www.analog.com/en/prod/0
,,AD9734,00.html
( L) k7 }( `/ Z/ @! u5 W
% k; V! [* Q/ J' ~
他介面寫說用LVDS
6 o% r, `! i8 e+ t; U4 i
. O- D% k$ N; ?% i+ `# _" ?- e
但又寫著
# k' P. U c3 |2 t+ M+ y
Double data rate (DDR) LVDS data receivers support
) j$ S) h- X Q8 Q9 f/ t/ @
themaximum conversion rate of 1200 MSPS.
r* G( h1 |8 p/ F0 l0 t/ v
3 ~7 F! b1 z0 S0 h" M% w
我搞不太清楚 = =?
/ a+ G, H1 d" |, `6 K
0 p! Z4 r' M7 N0 Y. s
==============================================
作者:
tommywgt
時間:
2008-3-30 05:13 PM
簡單的說...
7 k! W3 V+ c6 c
; \9 W, u- O4 W* o g/ S
你需要Virtext-5的FPGA (可以傳1.2G LVDS)去配合AD9734
9 u4 D j& p# U9 a, c+ ^3 N7 A
4 T- N, d- W! m; [% o1 }# {
好巧...二顆我們公司都有賣
作者:
madras
時間:
2008-11-24 03:37 PM
I had trouble to control AD9734 from FPGA. Do you have some examples ?
3 w% t1 k$ |- o; k+ W5 J$ l) H
+ g1 c6 F. o4 h1 W# J, j6 j' D U
Thanks
作者:
tommywgt
時間:
2008-12-15 04:32 PM
有電路圖嗎?
. O8 j6 i( W3 a. q
至少先看過FPGA跟AD9734的電路才好討論
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
