Synopsys HDL compiler for verilog Manual

yhchang · 發表於 2008-2-16 03:57:26

這是Synopsys HDL compiler for Verilog 的文件
裡面簡介了不少 Verilog的語法還有範例
在這邊分享給大家
請有需要者自行服用.

shafon · 發表於 2012-9-21 17:27:09

1999年的有點歷史了順便複習一下謝謝...

kyyyyyykimo · 發表於 2011-4-1 14:33:19

VHDL 是現在還滿常使用的程式語言
想要了解學習一下~好久沒有看書應該忘光了
謝謝你的分享~感恩

penner · 發表於 2011-3-21 19:52:45

感謝分享呀希望是比較新版的!

zfx253 · 發表於 2010-8-11 20:44:52

顶，这个东西是RTL设计必须的

agou · 發表於 2009-10-26 00:12:27

it's very useful!
Thank for sharing this.

willzang1 · 發表於 2009-8-13 13:41:00

very goodvery goodvery goodvery goodvery goodvery good

kevin695 · 發表於 2008-10-22 21:32:09

這個已經是1999的manual了，請問有沒新的manual有寫到關於Verilog-2001的部分?

windtouch · 發表於 2008-10-18 00:42:19

需要用到這套軟体，希望能有所幫助!!!謝謝大大的分享!!!!

yenjen · 發表於 2008-8-14 23:02:17

感謝您相信對大家的觀唸都很有幫助

norm · 發表於 2008-8-12 12:27:44

目前正走向IC DESIGN之路...需要一些相關的文章來充實自己...謝謝你的分享精神!!

norm · 發表於 2008-8-12 12:24:15

目前正走向IC DESIGN之路...需要一些相關的文章來充實自己...謝謝你的分享精神!!

huming · 發表於 2008-7-3 18:17:40

感謝您提供的資料哦！
很不錯的東西！
最近剛好需要用到的東西！

brownshirt · 發表於 2008-2-18 13:11:56

感謝你提供的資訊
讓我受益良多
希望您以後多多益善
趕溫~~~

masonchung · 發表於 2008-2-17 19:12:25

It's good for Synopsys synthesis

		自動登錄	找回密碼
密碼			申請會員

very goodvery goodvery goodvery goodvery goodvery goodvery good