Chip123 科技應用創新平台
標題:
有關TSMC 0.18um Layout的問題
[打印本頁]
作者:
duckbill316
時間:
2008-2-13 07:51 PM
標題:
有關TSMC 0.18um Layout的問題
我最近在劃Layout
# n1 e7 f8 y0 G- t% I @) V
用到一顆電晶體在ADS裡叫 1.8V native NMOS
: S& G; o2 [3 i: S2 }7 {
在Layout裡是nmosnvt2v這顆電晶體的body要自己畫
: L8 ]. B" z* z- S/ a) z
我之前是選了這兩種"M1_PACTIVE"
+ j! X- W$ U. K d/ g3 ~" n. j
"M1_SUB"
. s4 B( p/ v: [& g$ [6 u6 X
畫單顆時LVS都正確
7 `+ K% p2 p7 ]0 {
一但兩顆以上就會抓不到body
( p8 [. K" c9 D/ [& l
請問有沒有人畫過
& b* |2 p9 O7 L0 c
知道應該怎麼畫我應該要注意哪些事情呢?
作者:
daidai
時間:
2008-2-14 05:42 PM
Guess to relate to "NTN" layout. Take a check.
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2