Chip123 科技應用創新平台
標題:
tsmc 0.18 BCD process 認不到 w/o salicide電阻
[打印本頁]
作者:
weilun_1016
時間:
2023-10-6 12:00 AM
標題:
tsmc 0.18 BCD process 認不到 w/o salicide電阻
本帖最後由 weilun_1016 於 2023-10-6 12:29 AM 編輯
/ X! `6 s+ Y5 b+ {
* y/ j' J! X0 d& l* \
各位前輩好
5 ^3 ?6 M# ^1 [. o
$ E# G/ s. b0 s. f/ P W5 s- `
小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見
4 t5 _' Y3 j7 s4 v
9 H8 M- B8 ~; G9 l, S' W
小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
G7 H. m0 {4 T j* _
' W$ Z' ?( L' h" f/ {5 e
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
/ p9 T3 A ~2 q' q4 Z! \1 `
! K% m7 v- i4 n, }# M! r
但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
/ n; e" J+ l* q0 m) s
4 x+ m% i! r! r5 i: S. k* L' W
) `+ p' r/ x9 F& c* ]/ p$ B
以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
% l" v3 [8 H5 I
" _ Z% y- B; V$ e+ c* @
1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
+ M9 T9 n! K" u4 ?3 }! a+ e( N
9 } x3 p d0 x- x5 x
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
5 H! Y. M! p% P9 w* C
/ v/ p' |* w. k5 T3 h
我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
0 z$ G" w: n: o7 X- L
6 z0 Q" ^+ P9 k
' b; u0 W5 o$ N+ @+ q7 r4 N% M
8 M5 s4 r' A" ]: D
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
! s }$ n9 }- Q% }& _( _
1 \6 S" }8 U- k8 I/ e' M t5 g5 T
一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
& T, o" H- `0 \: M* V1 |$ E
) A$ g# o3 u+ h8 t! _( d; m) |
請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了
. M1 F/ W5 x7 W6 z" d$ Z; U! O
& |! B" Q: C' D) U4 Y5 m$ S
8 y6 s V* R) p; q6 K& W; M4 l
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
' b; u0 W5 o$ N+ @+ q7 r4 N% M