Chip123 科技應用創新平台
標題:
tsmc 0.18 BCD process 認不到 w/o salicide電阻
[打印本頁]
作者:
weilun_1016
時間:
2023-10-6 12:00 AM
標題:
tsmc 0.18 BCD process 認不到 w/o salicide電阻
本帖最後由 weilun_1016 於 2023-10-6 12:29 AM 編輯
1 J: T# r( R, i7 o5 B
# T" [. f: i2 K4 ~* I7 t
各位前輩好
/ k' M8 @ P# @" }$ }3 B
$ \/ j# p) b) F( e( q2 }
小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見
4 E( S# C# K/ X. @* \# c
3 Y ^ w5 P S; r4 t
小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
) e% \& v- f# N' D) M% a, ` B
9 {4 D8 q0 t0 J& ^
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
3 d1 y* l: Y! u+ |4 @& k2 t
* M9 |8 P% I" m+ K
但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
& v4 Q' G# C/ l! R2 u
x; }1 P5 P R: [3 D4 [0 T
$ U- G p* P) u9 z: m5 E
以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
6 F6 k0 ?) W5 B$ L% V9 H$ r& u( M3 k
$ F, }! C) ~+ G1 s8 R
1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
$ d* Z0 \0 T% b: K0 l. W! h
4 d) Q% r3 }# {: c, u, _" R0 N# X
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
# S% T" t) n9 S, C7 G$ N" g' I
3 k8 X4 Z5 A Q
我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
+ I9 ?8 g1 ~, o: Z# j% j
3 _( d5 i+ f( R3 R$ m
' ^; W; ?6 q1 J( G) y$ N) _( m0 m6 G- Y
& ]8 {/ E( i1 L, Y ]
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
2 p0 [+ J& K- F K6 r6 O* b" ~! r4 Z
$ Z, `; \) `/ T3 e/ y$ W" D
一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
) {" a E) `& m$ ?
# z1 s, ~8 l2 C8 V2 v: {( n( B
請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了
/ N9 J% q( k$ p( R' a5 G
; u$ ?. l1 }3 ~9 U4 _' h* I
# G5 V# C& ]9 r" G8 Q! R
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
x; }1 P5 P R: [3 D4 [0 T