Chip123 科技應用創新平台
標題:
加入T18 IOPAD之後 VSSE的gnd 會短路到所有port
[打印本頁]
作者:
DBL
時間:
2023-8-2 02:43 AM
標題:
加入T18 IOPAD之後 VSSE的gnd 會短路到所有port
大家好
4 y# d9 o4 @0 o2 K5 K0 y
5 ^! I! \& ^: I4 p. j+ M
在完成晶片的core之後要打上PAD去做靜電防護
" t+ l' k! C1 u# k& X0 h$ j0 W
: M. P4 m: x$ S& B; b h0 w
但是我的VSSE PAD的接地端卻短路到所有AIN_18的port
! E5 O+ g8 i* K7 ]/ L
2 @1 b6 n6 J: |4 q3 p0 l
造成LVS驗證顯示短路
+ m3 m- b; c! S8 j! G3 q! y
1 w5 E/ w# k! k$ C4 s0 E
因為用的是TSRI給的library
* x2 g" r9 D$ L4 P& V# [5 ~$ w
( K4 C$ S8 S! \
發現他們的AIN_18接口好像會直接短路到ESD的gnd @@(從layout 的佈局圖匡起來的虛線判斷的
4 s, t# F5 t7 n; U: ^
- t; M0 @6 } @3 h% `
而且製程檔中給的一顆範例layout我也跑不過LVS QAQ
/ _& v* ~4 X: K: N4 L; {* ~! b" O
H5 y' A( `- N* ]
是stream in 的時候就有問題了嗎?
' S7 X" r2 c7 K
" ?2 c9 [) ?1 U0 r
請問有人有遇過類似的問題嗎 謝謝大家
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
