Chip123 科技應用創新平台
標題:
MoM電容在LVS的錯誤
[打印本頁]
作者:
wuhy
時間:
2022-7-20 11:16 AM
標題:
MoM電容在LVS的錯誤
本帖最後由 wuhy 於 2022-7-20 11:18 AM 編輯
8 i* p8 I% u# c- u$ F0 w+ {
( J% L9 G* t3 N) ? c
各位好，小第剛進入Layout工作不久，最近在繪製M1~M4的MoM遇到LVS和schematic對不上的問題
% B. B. U6 w, b* ^1 b* o5 z
使用的製程是SMIC013，使用工具爲Laker/Calibre
+ h+ r; J1 _( ~! E
LVS錯誤如圖：h ttps://imgur.com/vnbjH5V
; ]1 s! |6 i+ E3 M, r( v4 P& S
/ `! `& u7 s' m% x/ e- ]7 M
netlist如圖：h ttps://imgur.com/IF8qvhC
( e/ ^! u+ [7 M# i
7 O8 V% U0 D8 Y! s3 _ U& z5 z
layout如圖：ht tps://imgur.com/amp5eSM
; u4 w: w4 h9 E' X4 W
/ v: S: D6 v& q8 ?
* u( D9 V! k: X, c5 Z
我確定我有加上MoM的layer讓LVS去認
. f, X. o6 }2 g/ [' P s. z
從LVS可以看到他有抓到MoM，且生成了mom14_ckt的子電路
8 Z% f* E6 f* |8 T6 J8 |
但問題是LVS生成的layout spice內mom14_ckt是空的（我猜是based on名為empty_subckt.sp的檔案生成layout spice）
0 B# B( @* }- c. k# Q
所以LVS才會報錯
$ N! O! r6 x: Q$ W+ i
) j/ w( i! f7 {+ h0 y
我有看到有人在
Calibre->Setup->Netlist Export Setup的
Include File填入empty_subckt.sp的路徑
(h ttps://zhuanlan.zhihu.com/p/87398682
)
X" ?) W4 ~* d+ {) P
1 T) [* F2 k2 I2 ~& T1 i
8 h9 E6 \" `! k+ [+ J
但我使用的laker找不到能設定netlist export的地方
/ \$ ?7 Y* b8 r2 ^! `
ht tps://imgur.com/jzWvgoV
3 l m4 ]& k) E( v* y; I# P
2 b4 y8 w/ e- m$ Q) q! M, z
請問各位先進我該如何處理這個問題？
7 B; J" p6 x! r* n& I
3 k0 g0 S8 J( a3 x4 n: O, l
1 v% D/ i) b* {9 i, v
; A4 T9 c* T/ F" q) }
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
7 O8 V% U0 D8 Y! s3 _ U& z5 z
/ v: S: D6 v& q8 ?
/ \$ ?7 Y* b8 r2 ^! `