Chip123 科技應用創新平台

標題: 【自強基金會】積體電路佈局設計人才養成班~廣受業界好評! [打印本頁]

作者: evillivest 時間: 2017-4-10 05:03 PM
標題: 【自強基金會】積體電路佈局設計人才養成班~廣受業界好評!
【課程名稱】【智慧電子學院計畫】積體電路佈局設計人才養成班(第一期)
  ★欲參加課程，須報名06S313-1課程徵選會★
【課程代碼】 06S313
【上課時間】 2017/5/2-9/5，週一~週五，依開課當天課表上課。
【課程時數】366小時
【課程費用】工業局補助40,000元，學員只需自付55,000元。
【課程特色】雖然2016年半導體產業的景氣維持下滑趨勢，但是研調機構預測2017年開始全球景氣會開始回升，半導體產業會為之成長。物聯網相關的處理、感測及通訊半導體元件對IC設計的貢獻，2017年會比較顯著。因此面對長遠之競爭態勢，台灣IC設計業者應積極透過人才招募，來回應半導體產業與市場結構變遷，以延續過去在智慧型手持裝置的優勢，持續攻占物聯網與穿戴裝置新市場。依據經濟部工業局2016-2018 IC設計資料產業人才需求調查推估IC設計產業2017-2018年持平情況之專業人才新增需求為4,400人以及5,200人。相對其他產業而言，該產業對於人力素質的要求較高，也因此形成了一道進入障礙。
針對此落差，自強集合產、官、學、研的資源開辦「積體電路佈局人才養成班」，透過完整且實務緊密結合的課程訓練，讓原本是門外漢的你順利「敲響」IC設計產業求職敲門磚，往科技新貴的夢想前進!
【修課條件】 1. 欲報名參加「自強積體電路佈局人才養成班」的學員。
2. 大專以上畢業且欲從事此領域工作者，均可報名本課程。
3. 男性學員須服完兵役或免服兵役方可參加。
4. 此培訓以就業為主要目標，無就業意願或有升學、進修意願者請勿報名!
5. 課前需參與4月20日14:00面試與測驗並正式錄取。
【課程大綱】
基礎課程-
☆SPICE電路模擬/混合訊號佈局/栓鎖效應及靜電放電防護佈局簡介(48小時)
☆CMOS 0.5um低壓混合訊號製程技術原理(16小時)
☆CMOS原理、設計與佈局(20.5小時)
核心課程-
☆數位電路設計原理與佈局設計(21小時)
☆高壓製程技術佈局(34.5小時)
☆高壓和低壓之主被動元件佈局設計、實作技巧與驗證(43.5小時)
☆CMOS類比佈局設計、實作技巧與演算法(43.5小時)
☆晶片系統整合佈局實作與驗證(7.5小時)
☆CMOS ESD佈局設計、實作技巧與驗證(31.5小時)
實作課程-
☆積體電路佈局軟體設定與操作(16小時)
☆Calibre各種驗證除錯技巧養成(21小時)
☆ 簡氏120秒快速佈局法(15小時)
☆佈局基礎能力檢定(7.5小時)
☆晶片專案規劃實作與專題製作(27) 小時
☆佈局專業能力檢定(7.5小時)
☆專題成果發表(3小時)
通識課程-
☆性別主流化(2小時)
☆履歷撰寫與面試技巧(1小時)

【課程網址】
徵選會:《智慧電子學院計畫》積體電路佈局設計人才養成班(第一期)-課程說明暨甄選會
課程網址:【智慧電子學院計畫】積體電路佈局設計人才養成班(第一期)

歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)