Chip123 科技應用創新平台
標題:
MOS的finger和mutiplier
[打印本頁]
作者:
billcheng
時間:
2014-6-27 09:22 PM
標題:
MOS的finger和mutiplier
請問各位老大
& _* E c+ y% c" s6 w# J
9 _- Z4 y5 @" L; Q
若應用在LDO的powerMOS
7 r) `6 Z# u# ?1 Z$ F5 H7 R
+ w4 g# Y/ z" x( Z, f* o
使用MOS的finger和multiplier 有什麼差別(我只知道finger 較省面積，寄生電容較小)
. }: u4 a: L4 i ^4 ]4 N
1 c' C. v" `. c) \, _7 D+ \
例如電流會不穩嗎?? 或是會有漏電流....等情況
7 S5 p& b0 Y* ]( O, U9 i% }
0 u# }, j) N# S9 k4 ]
若用finger，那選MOS的width 和length有什麼特別需要注意的??
/ n: k! f5 Y+ m! n
% q1 E' ^; m: }4 }0 v$ a% r
例如L不能用太小，W不能用超大 ??
4 o6 _# R6 K( K" t
: m1 b/ t( I: C( g5 c
謝謝大家
作者:
jackrabbit
時間:
2014-7-30 06:30 PM
finger 跟 multiplier 的差別
+ t& K9 M6 X2 v
前者是 S/D 共用, 後者是unit mos 然後duplicate
5 T7 h4 o. X" m! T( |
如果很強調matching就會用multiplier
3 c% X m7 H3 A W: X i
finger的好處就如你說的沒錯
2 y+ a' M& X3 x9 _
+ Z) d, j8 }8 O! _3 {9 ?
至於當LDO的power mos
8 U7 t9 S' J2 S
因為size很大, 反而需要考慮的是device issue
1 {' b( A0 H; B. O; F9 w1 _& S
像latch-up, ESD, over-stress, 這些layout上都有技巧~
1 e( e+ v3 _; j6 W" O; r$ B
如果有over-stress的考量(需要把device 操作>Vds耐壓條件), L 不建議用minimum值
w9 D& X2 k5 H
至於W, 長度不可以太大, 主要是怕ESD時 turn-on不完全
( C( c+ u$ C* `0 w- i$ z! J) L
另外, S/D 拉寬, cont/via 打滿, 降低接線造成的寄生阻值
4 y3 q2 G+ E# v4 s V
諸如此類~
作者:
finster
時間:
2014-10-5 08:53 AM
補充一些:
* d+ `( ~! O% o+ M: P' A
一般來說,LDO的輸出會出PAD,故而LDO Power MOS要遵守ESD fule,所以L不會是minimum length
. i1 O# Q2 P" {; p6 h* m
而是minimum length + (0.1um ~ 0.2um)左右不等
6 |9 j( ~7 y. t$ Q2 b, u
至於Width, 也通常不會太短,至少都是大於15um以上,小於約40um以下左右不等,會有這個限制其實也是因為ESD performance的緣故
9 C9 B2 E1 n$ ]4 O# @" b
且在Layout畫法上,需遵守ESD rule來畫,在Drain or Source端需加特別留意,加寬pick-up藉以拉遠Power MOS和相鄰不同type device,避免latch-up
作者:
empatheia
時間:
2014-12-11 12:46 PM
回復
3#
finster
2 }- W0 K7 U q- Z/ Y
/ T$ a Q2 Y' g! w" y9 G& G) Y2 J
真精闢，謝謝版主的見解與分享
作者:
ninja0925
時間:
2014-12-12 10:24 AM
說得很詳細的一篇
3 P. d& G, \. I/ ^% c
9 G& w t1 m. W4 M' u7 R
謝謝分享
作者:
e100292002
時間:
2015-8-27 01:02 AM
感謝版主的回覆仔細 收穫頗多
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2