Chip123 科技應用創新平台

標題: IC Layout外包需求 [打印本頁]
作者: frankie0315    時間: 2013-11-5 10:51 AM
標題: IC Layout外包需求
[好康相報] IC Layout外包# ]0 W* R  p3 m$ B4 H, x
  H; z5 g+ j' k9 T$ |
dear all , 3 N& _6 N' A4 r0 |

& g8 N. N0 {- C7 |( d' Q' ~請問有誰有接ic layout外包案件 ,% r% M8 a+ d+ t; E! S
% |  ~# r3 v0 _: l% |, P! y+ U
目前需求 2位駐場人員, 時間為 11月中至明年一月底.6 y! C/ l9 x) e2 H8 J7 a9 S
6 G1 N1 w0 W/ `" y8 C
需要進廠支援, 若是有相關的訊息煩請提供., W. e; d9 |" o% x

5 r# @4 t4 h: `6 y, O2 q6 M. V請各位幫幫忙
- |- G- ~' d5 x) R# ~, p' e7 [5 ?7 F9 T: C9 ]4 D$ W* ?2 O$ S; x
thanks
" s" _8 Q' z1 \# u; e
- s4 Z. ~& y+ }  {# B( jFrank
作者: ranica    時間: 2014-3-6 02:40 PM
模拟版图工程师& _7 W, |+ r$ E/ ], U' t4 n5 r
公      司：A famous IC company+ \7 }+ |6 b% S7 v" O
工作地点：苏州2 L3 m% N& Z% q# {
9 c4 g4 C! i) k0 ^: e
职位描述. M6 |9 H0 f* n; v# d# C) d
工作岗位: 模块级模拟电路版图设计,包括物理验证. ) r/ g3 F3 w: K( B/ f
8 t+ ~+ U0 i0 T) v. n+ d1 s4 S
职位要求:
$ F% ~9 {, D- `8 X6 \; W6 p' s1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
9 {. a" x" c2 n- z2 v+ j2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程. & A4 N4 ^/ Q+ z" ?4 j% K
3. 能读懂和编写物理验证规则和检查教本
+ ]$ Z% P' u3 @+ f4. 有实际设计若干模拟IP和流片验证经验,
5 x+ {! I5 P6 b& y3 _5. 学历本科或以上
+ z, L! ?; C0 q  t0 C6. 一年以上模拟版图设计经验
作者: ranica    時間: 2014-3-7 01:17 PM
数字版图工程师
) k. F6 x& `" r& B4 H" }公      司：A famous IC company& ^9 R  G. W8 p
工作地点：苏州
9 r5 Q) G# U5 @/ Q8 z! t$ m$ `0 Q3 C4 C0 Q+ b& Q4 A$ O
职位描述
+ t' v! _7 J8 Y7 s工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
5 b( l7 Q3 c  G3 D" ?0 ^4 l# O- A/ E* K( ^
职位要求: / A7 e6 C2 N  I3 {" G# D; C3 |4 ~! \
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程. ) \* F( E6 h: y3 w: j( |% b
2. 有数模混合芯片物理集成经验. & \5 B3 e& Q* b6 J
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
$ O; S1 `- Q1 C. D8 ~; V  [4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5 I9 V# T3 B, H' J& t5. 积极主动,团结合作, 有独立解决问题的能力, : {5 ~! h0 B7 W  ^# @% T+ u2 m9 U+ S
6. 学历本科或以上 * m8 D. _0 q- X7 v( x, D* U
7. 两年后端工作经验
作者: ranica    時間: 2014-3-28 01:03 PM
Senior Layout Engineer7 W: s: ?# [7 Q4 t, i
公      司：A famous European IC company
) v4 ]6 g+ I/ _; I* S" Q* V工作地点：上海
/ ^) s. J- ^: l, |' N0 S0 V+ ?8 |. |$ n# z" I
Job description  
1 f+ E# i% ^! S- layout of analog building blocks  * I  O" x6 r* p" \- W" ?- Q
- place & route of digital circuits  
; L2 S; @4 g' u3 h5 {- floorplan and toplevel layout  4 k6 ^: p+ N7 y1 E; h
- bond sheet assembly    y) u9 G! F- `; k/ I! U8 W. n
- layout verification and finishing  
& c- F9 h' g0 J4 D3 n7 i2 D" L- coach junior engineers  
+ x; W6 |/ l. U/ Z' q$ R, v2 X3 K( j' G, l; O
Required knowledge competencies and attributes  
# @: L2 _/ G( z' v- master or bachelor degree in microelectronics  
+ k+ A, V8 k: h0 e- > 5ys experience in IC layout  
! L' W4 _+ u$ ?. N8 Q/ @9 q0 X- good understanding of semiconductor physics  
8 a% |+ d2 Z/ V/ U- experience in full layout flow  
( A3 e; E- D/ e/ q- experience with Cadence/Mentor based tool chain  $ u; i& w8 ~: A: S; n/ x
- very good communication skills  
7 o$ J. o/ a' f9 r( s4 r9 N, F- flexibility and good capacity for team work  4 o7 J1 ~) J" Y  k! M/ A
- foreign languages: English, German (not a must)
作者: ranica    時間: 2014-3-28 01:05 PM
FAE
6 S3 V" n, V' G8 U. V公      司：NO.321-A Semiconductor Company2 s/ H7 d; m7 v( I9 f6 S
工作地点：厦门4 b/ k8 x( P) S: }' v0 M1 e
% @( F- U8 H7 g+ X/ ]3 u8 t
岗位职责：
* h6 }8 G/ ?) p1、协助市场部参与芯片的定义、评估和市场推广
& v3 p$ T1 d, R5 \7 a: Q2、负责客户方案的设计、demo 板的设计及生产
+ W0 }6 i4 \, g( g: o3、解决客户反馈的各种技术问题
1 c' S4 I/ U' s3 R$ f1 z( ~! O4、重要客户的项目设计及协助电源产品的生产 6 ^' E: H5 m( E. P
5、代理商的 FAE 培训及管理 9 d( a7 T! l! Q# J( }3 W' g' u8 H
6、完成销售部申请的 Demo 板2 {) [/ d" z/ ~: j6 X

% v5 Y- k6 r% R/ N  r任职要求： 0 L+ h! e* x7 t: y4 G
1、大专及以上学历，计算机及电子、通讯等相关专业毕业 " N7 s4 p8 h0 Z2 C3 A
2、在开关电源领域2年以上工作经验 ( P7 J$ |- t' |$ @/ |+ K
3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
( [1 [+ @/ L% T  P8 i  n4、能熟练应用Layout、电路仿真等相关的计算机软件
/ A% q, z9 F! Y: A6 H4 C/ k5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器 4 J4 E( }$ P) x& D- G, W3 X% A
6、具有良好的沟通能力和团队合作精神
作者: sophiew    時間: 2014-4-9 02:27 PM
模拟版图工程师+ B9 Z) E. D5 n
公      司：A famous IC company4 w$ l/ i& ?# b* B* u1 L* H
工作地点：苏州
* U% S- c2 }+ W  o& u( P+ N) L$ ]! G6 E
职位描述; q  F# E' G3 K
工作岗位: 模块级模拟电路版图设计,包括物理验证.
/ M* p* ~; H  a/ R) c3 d1 K% y" D- B5 @1 `8 @
职位要求:
( P; E, _6 s, q0 j( P1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
, v3 y" U( R2 _. c" d, [/ B2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程. 4 U, G4 d; @, {& x' k& L
3. 能读懂和编写物理验证规则和检查教本
, @1 @/ J4 F) r6 h8 Z- g- E/ q  V4. 有实际设计若干模拟IP和流片验证经验,
) U. N5 ^+ F7 i! ]5. 学历本科或以上 5 d2 z" F. r8 g2 D, F
6. 一年以上模拟版图设计经验
作者: sophiew    時間: 2014-4-9 02:27 PM
数字版图工程师
: C) o" L! W7 ]9 N公      司：A famous IC company
2 e/ a  ]: f" o; A# e% G9 f工作地点：苏州0 A5 T9 }& T+ i+ i; f

- s4 {4 [- z5 v# ?职位描述
7 T+ w; y2 M. Z5 t  R工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片. 8 h+ m7 e5 t1 j& S& _$ E
/ L* k% T/ l2 E5 q/ c
职位要求:
& Y/ A, H; X; _1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程. ' U# }. M5 e+ ~! U3 f6 o' Y
2. 有数模混合芯片物理集成经验. 3 i2 z' I* F$ F! l# d1 X& ]0 U' f
3. 有低功耗设计经验,使用过UPF和MMMC流程设计. ' l8 f: D& d% y8 `4 M$ d6 z& R
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历. 2 ^" S, |3 a2 \% O, ~- c2 N
5. 积极主动,团结合作, 有独立解决问题的能力,
; t  t: A! Y- i9 E; P6. 学历本科或以上 ' U6 p  ~* }: @5 I
7. 两年后端工作经验
作者: jcase    時間: 2014-5-13 02:10 PM
標題: 電熱片溫度感測電路
【專案詳細】        5 {1 |% y0 G5 N1 M
* L2 B" _+ G4 J8 Z0 |) U$ e" ~9 N
讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！
4 c' o' x) t. u$ D0 ^& B9 B( A5 Y) ^7 @
1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
; _1 r& j" M2 X, C" `2.配合時間：2014/5/1 ~2014/5/30
" C$ a! ~/ ^" _' ]5 B& V# g+ t3.配合地點：以台北縣市為主，因方便討論" p- b  q" n2 h0 [! ]
4.專案預算：依接案方報價
; p% j: M! Y. f5 K' U, B5.注意事項：        0 K) A3 w# L  b5 o2 u2 Y

+ B+ L8 P* S: J+ |【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作
作者: l690527    時間: 2014-5-21 05:40 PM
去過的# m! c) n9 H$ c5 ?2 @
* x% |0 y6 J' C# x
詰鎧科技
$ w: G: x2 Y* {細拓科技" h7 Q! X8 s2 i- ]
摩爾科技' i! e% D$ [3 L
雷X......
作者: ranica    時間: 2014-6-19 09:40 AM
Sr. Layout Engineer /Staff Layout Engineer
& Q: N/ U' O0 {4 Y! _7 `
1 p3 u! k+ @& c+ A# N6 v. u3 D5 h公      司：one famous IC company
4 ~1 @+ ^5 _% l! y- z; S  a; ~/ e1 `工作地点：上海
% I2 m$ t) T6 T- X, i& m1 C7 @/ T6 T# M$ C  n
Job Requirements:  / l& p$ p( G3 j% w! p- _
-Work with circuit designers to build physical design floor-plan;  - s& ^9 P, ^5 Z" b
-Complete the physical layout design with the constraints of circuit design requirements;    E" ?! _" ^3 c, P1 ~" d/ P
-Verify the physical layout design to meet both circuit design requirements and process requirements;  
8 I: S# h2 W% L5 T9 `. Z-Use the advanced technologies to improve layout design quality and efficiency.  
) F2 |: {0 m0 H; n1 C7 Y3 O) _) g" L: }+ C$ Q$ m
Qualifications:  , a" e$ o* L% ^
-College degree (or above) in Electrical Engineering or other related engineering field;  
) Z/ s$ E2 O9 T-At least 4 years experience in layout design field with rich tapeout experience;  3 E1 o( ~/ n) e- F7 ^
-Good understanding of basic electronic principles dealing with circuit and layout design;  
3 x5 d6 q6 G5 P) l" `" H-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification; " U, e6 q8 ^1 g+ g+ N4 Z9 W1 o9 Y
-Prefer experienced in PLL and IO design  1 Q* S; B) e) P+ z+ {
-Patient, A good team player, Good communication skills;    e" @( d. f( X+ _6 A
-Can communicate with both written and spoken English.
作者: jcase    時間: 2014-7-22 03:21 PM
標題: 500萬元RMB尋求電子電路虛擬模擬
1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。5 G' M/ N6 x: ^5 r6 @
2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。% M! @# d( y5 N
3.設計某些特定類型的電路1 ]8 P4 `1 X& ~7 ^- V
4.自動佈局佈線功能6 T% ~  Y0 ~( ^- |8 ~; k5 s
5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
/ o4 x- ^. Z2 n3 p$ Q6 ?  V: o6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號; D/ o4 P% q' K& I+ q: u

  N# v* b1 ?/ N0 p/ ^
  q& L- \+ K) ^9 v1 q合作面議。能者與意者請email研發簡歷與chip123聯絡。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2