Chip123 科技應用創新平台

標題: T18 DRC LUP3.1g_1.8V [打印本頁]
作者: aj002547    時間: 2013-10-7 11:48 PM
標題: T18 DRC LUP3.1g_1.8V
本帖最後由 aj002547 於 2013-10-7 11:51 PM 編輯 ( m( b$ r6 ?# R6 W" n( [) ]7 H$ i

2 X; Y& x3 t8 o, |5 Q各位先進好, 小弟有遇到一DRC錯誤不只如何解, 想請教各位% U! U3 ~$ j+ o+ C2 ^6 s& U

: Q5 h. h) m0 i: H圖片的反向器輸出有接至PAD, 但cell都是畫好的,
5 b  x* {( u2 |- b1 f% E! }# D; V7 L
難不成真的要把這塊拆開然後拉開到他所指的3um這麼長距離嗎?
! B+ x( m0 Z' [, X# |7 D" j2 r, n
6 F# \" b" C, _: ~0 o還請各位先進有處理過的幫忙, 謝謝
' ]' ^0 A, i; Z/ p9 z: g( V  h, k9 M
[attach]18910[/attach]
; g$ n6 N: A9 N% [1 J2 Q/ @2 e- _1 ^. `  K$ ?( z
: i& r- D% p! H
highline處為紅色框起部分
$ p: x' m- G8 M) h- w, K2 |6 U[attach]18912[/attach]
作者: crystal_blue    時間: 2013-11-8 07:39 AM
您好:
0 P/ d/ J$ ?( J' U
" ~9 d2 _0 \1 `4 U+ L6 v       我簡單的按照DRC RULE上的字義跟分享一下我的看法，應該是說如果你的N/PMOS有直接接到PAD的話，你的NMOS就必須要圍上DNW，而且DNW跟你的PMOS的NW必須距離3um以上。& b3 y5 e" ^! F$ e6 i; I
. |+ ?4 b8 o; g' K  p
        我猜這應該是為了ESD所設的RULE，因為在PAD附近較易有大電流，故拉開N/PMOS以防止LATCH UP產生。
5 \- b+ t) e! C; m/ |
$ A% I& {9 _( t/ i6 _以上希望對你有幫助。
作者: l690527    時間: 2014-5-21 06:14 PM
LUP  廠 rule6 C: r7 i/ F* l, ?( R

# z: M; Y6 X& m( ]) J) Bspace  between the NMOS and the PMOS
作者: chengchishun    時間: 2014-5-21 07:14 PM
請把PNMOS 拉開 並為一個完整的ring



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2