Chip123 科技應用創新平台
標題:
惡魔藏在細節裡
[打印本頁]
作者:
mrj0702
時間:
2013-3-22 12:59 PM
標題:
惡魔藏在細節裡
各位先進好：
! z w2 ]4 }& D4 a
小弟在大學才開始接觸這方面的知識，可以說算是十足的Layout初學者，也許下面問的是笨問題，但請各位新進不吝指教。
3 T* R7 t' v2 y% G, D( K$ c
小弟只有一次下線的經驗，而且還是fail的。是在大三的時候，透過CIC下線了一科教育性的OP(TSMC.18)並以此為畢業專題。
% d7 H% C. `* t5 `9 p
下線回來的晶片，每一科實測的結果都不同，而且跟模擬的結果有相當大的出入。
5 \8 ^3 }9 x! r( p0 z
, X% Q* \; Y0 X- ?" Z. |4 s9 `; ~
我的同組組員拿著當初我們設計的OP去面試的時候，那位主考官一看設計就直接了當的跟我同學說：「我們這設計是失敗的，對嗎？」
/ {/ o% y* [' D: N
那位考官對我同學說 你們的metal I 跟 metal II 的面積不一樣，角度也不對...
3 Z3 @* S1 c9 E: V
雖然她最後還是應徵上了工作，不過這已經是題外話了。
O: m/ h5 |5 U- E
. Y8 r/ S' k \# w: A/ {1 Q: o6 E
我重新審視之後，覺得自己當初的設計確實應該好好檢討。
w/ i1 H0 D( M( L7 V+ a4 `
最近我想再嘗試一次下線，所以想好好的搞清楚Layout規則，而不再像我以前一樣，抱持著只要DRC、LVS過就好的心態來完成Layout。
; L: }" S; P$ z
! u3 u4 |8 T5 i% |% d
我知道寄生的問題是很重要的關鍵，也知道Layout有許多小細節必須注意。
, ]8 m w9 V1 |+ I4 F4 b3 o
也或許他有他的淺規則，只是我還不夠清楚、或者沒注意到。(小弟應該是前者)
! y+ x3 h0 P1 O4 m
/ q% A, ]0 N( i* ?/ e, i
對於這些技巧很是不熟悉、不清楚的小弟我想請各位先進提點小弟我，在畫Layout的時候有什麼是該好好注意的呢？
+ d! x- N" w! F# z6 G+ w, B
0 b- b* Q" U2 M
希望各位先進可以分享自己以前Layout失敗(或者成功)的原因，也許我接觸的還不夠多，能理解的也有限，但總希望自己能越謹慎越好！
8 d7 k- g2 _: g7 z: Z
8 _" ?6 D0 S+ B& S4 y/ l
謝謝各位！
作者:
weidianwj
時間:
2013-3-26 07:51 AM
学习了学习了学习了学习了学习了学习了
作者:
motofatfat
時間:
2013-3-27 01:03 PM
在畫Layout的時候有什麼是該好好注意的呢？
+ E) f7 f# J! ^' B* M
! W( Z7 L. K; N. M: y, R- d8 y
要注意的事情 太多了
作者:
mrj0702
時間:
2013-4-1 06:42 PM
回復
3#
motofatfat
( W/ e {" u8 _ O& ~
0 c9 S3 S% X- S9 N% D2 |0 ^
( x# Z; y# L- b; T, y
誠如您所說，我也相信真的有很多。
6 B+ {. y$ ~5 u3 U4 x
但不知道能不能明舉或是列點出來，這樣也比較言有所物。
! f; o5 K/ R3 k. {' L; M; X
5 N' w) Z: @$ w) Y) d
方便的話，我們用類比最基礎的原件 - 運算放大器OPA來討論。
2 z+ t. H) m4 a
如果有列舉出來的細項我看到不懂，我也能自己去找相關資料。
; ?" }) \# @# E2 `" k% z* o* n G! e
' \/ R6 ?2 X" j3 m
就我知道而言，一個OPA的Layout對稱性相當重要。
2 ]+ i4 [# S0 z. d0 [
而在一個OPA電路中，電容電阻佔了面積相當大的部份，而且也不易做到對偁。
5 Q: W& N P* e! n) R
; e% H* b$ L, i# r
如果可以的話，也許您可以建議我怎樣的擺設可以達到較好的對偁性？
: U9 L' p h. A" m9 J3 `9 K
而電流鏡偏壓給一級放大時，我可以考慮在差動放大的地方加上Guard ring來降低雜訊。
1 y! I T4 i5 a) s4 T
) t2 x+ ~/ m0 C3 [& |
諸如此類的，對於我這個初學者來說，都是相當重要且值得參考注意的。
! Z8 F' V, z% e7 [7 x
1 |9 N% F# O: m1 J
小弟不才，不知道可否請您講的詳細一些。受教了，謝謝！
作者:
chang707070
時間:
2013-10-6 12:20 AM
對 Layout 來說 OPA 是要對稱性
: l; d' e* }8 f( T
但是有一次我聽到了...............
! }3 Y4 @8 E/ N3 \ v" O
我的主管與RD主管的對話,讓我笑了
/ r$ ? k% T. o4 Y9 }. ]) @; d
我的 layout 只有 MOS 對稱,走線大部份對稱
( H! _# n2 r* W2 {2 `" n9 f1 b
我的主管認為不好,後來我們去找RD討論
; A4 Q/ _7 e+ M& t% n7 C) j+ Y" |2 v5 Y
一句話精典名言 " OPA內部對稱, 那外部的與 OPA 相接的走線有對稱嗎? "
作者:
phylis
時間:
2015-6-25 12:32 AM
opa確實是內部對稱比較重要，主要是因為他的輸入差動訊號對是否matching會直接影output，而且萬一這個opa的gain很大，mis-match還會被放大好幾倍。而這個是否matching主要是由opa本身layout方式決定。雖然有些rd會覺得說，訊號走線沒有對稱也沒有用，其實這是要看你這顆opa的操作頻率來決定。若是input高頻的訊號，確實連走線位置、長短、用哪層metal、一點點couple c 都非常care，若是一般幾MHz的話……還好啦，走線基本上沒有影響。但是若mos不對稱，lay不好，不管是高低頻都很傷。給你參考。
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2