Chip123 科技應用創新平台
標題:
惡魔藏在細節裡
[打印本頁]
作者:
mrj0702
時間:
2013-3-22 12:59 PM
標題:
惡魔藏在細節裡
各位先進好：
) C% C! H4 b0 W9 w9 n% B/ |
小弟在大學才開始接觸這方面的知識，可以說算是十足的Layout初學者，也許下面問的是笨問題，但請各位新進不吝指教。
$ E0 l0 y1 |1 f* [
小弟只有一次下線的經驗，而且還是fail的。是在大三的時候，透過CIC下線了一科教育性的OP(TSMC.18)並以此為畢業專題。
1 K, ^) K) k) a) I. O; n
下線回來的晶片，每一科實測的結果都不同，而且跟模擬的結果有相當大的出入。
4 w7 M( y0 ]2 W9 N0 t2 o. N$ q' E
' R) `' Q0 p: N3 u
我的同組組員拿著當初我們設計的OP去面試的時候，那位主考官一看設計就直接了當的跟我同學說：「我們這設計是失敗的，對嗎？」
5 B& H4 S% x. c8 z
那位考官對我同學說 你們的metal I 跟 metal II 的面積不一樣，角度也不對...
+ `9 T& M5 ^- i. ] H
雖然她最後還是應徵上了工作，不過這已經是題外話了。
: u4 l6 l: p! c- U3 }
- h+ q' k8 m8 G- z
我重新審視之後，覺得自己當初的設計確實應該好好檢討。
4 ~# q0 C% X, C! m3 ?' e8 F
最近我想再嘗試一次下線，所以想好好的搞清楚Layout規則，而不再像我以前一樣，抱持著只要DRC、LVS過就好的心態來完成Layout。
/ |$ z+ a" ?- [, e5 T7 @4 U
( |$ y8 o4 A+ v4 x
我知道寄生的問題是很重要的關鍵，也知道Layout有許多小細節必須注意。
7 F8 s7 K6 b, A
也或許他有他的淺規則，只是我還不夠清楚、或者沒注意到。(小弟應該是前者)
5 a* `! Z4 q0 B' e+ P! h
t; N9 v0 W. f' b' d [7 P4 b" T( j3 D
對於這些技巧很是不熟悉、不清楚的小弟我想請各位先進提點小弟我，在畫Layout的時候有什麼是該好好注意的呢？
3 c! j1 J. ^4 h, M5 l0 f
6 Z1 n9 {& v" q; O
希望各位先進可以分享自己以前Layout失敗(或者成功)的原因，也許我接觸的還不夠多，能理解的也有限，但總希望自己能越謹慎越好！
& H3 E( ~6 T K$ x( J
, R L ^ |8 F4 y
謝謝各位！
作者:
weidianwj
時間:
2013-3-26 07:51 AM
学习了学习了学习了学习了学习了学习了
作者:
motofatfat
時間:
2013-3-27 01:03 PM
在畫Layout的時候有什麼是該好好注意的呢？
: b" A: ^& l8 h+ V1 U O; @/ r7 q
. z$ |% I: R9 ]9 u4 x( {0 e
要注意的事情 太多了
作者:
mrj0702
時間:
2013-4-1 06:42 PM
回復
3#
motofatfat
, _. m& [. G2 @# x$ P( T
! ^0 I4 P7 c( t/ |, N
* S, s8 O# l# q
誠如您所說，我也相信真的有很多。
6 J8 O, {) @# Z0 F
但不知道能不能明舉或是列點出來，這樣也比較言有所物。
3 }" Q% t3 z# ^- H, M# E9 p
- W3 S6 C& a* U4 z- m
方便的話，我們用類比最基礎的原件 - 運算放大器OPA來討論。
8 [3 S! _; {% \1 N0 v
如果有列舉出來的細項我看到不懂，我也能自己去找相關資料。
0 I+ y0 ]. ?+ o) ~
8 g# v' O, D6 I
就我知道而言，一個OPA的Layout對稱性相當重要。
% |0 x, c6 F( Z t0 T# o
而在一個OPA電路中，電容電阻佔了面積相當大的部份，而且也不易做到對偁。
6 f1 g+ W- z3 E% ]; x
! @3 p: y- l- C: h4 Y
如果可以的話，也許您可以建議我怎樣的擺設可以達到較好的對偁性？
: A" p+ o% M2 Q; V4 J& m" K
而電流鏡偏壓給一級放大時，我可以考慮在差動放大的地方加上Guard ring來降低雜訊。
# {0 _. z& i6 Q' G
/ V% R, A. J+ L- t$ p
諸如此類的，對於我這個初學者來說，都是相當重要且值得參考注意的。
5 G: `$ L" c2 q0 R O4 R
' B) H ?7 z) p9 n W X! s
小弟不才，不知道可否請您講的詳細一些。受教了，謝謝！
作者:
chang707070
時間:
2013-10-6 12:20 AM
對 Layout 來說 OPA 是要對稱性
# |( e0 C u5 n3 s, m5 O M
但是有一次我聽到了...............
- p/ _% d6 x- K
我的主管與RD主管的對話,讓我笑了
7 a( n. o& s! r% t
我的 layout 只有 MOS 對稱,走線大部份對稱
& Y# d" L* e6 Z, Y# p! W6 x
我的主管認為不好,後來我們去找RD討論
# d3 T7 I# z$ h. v
一句話精典名言 " OPA內部對稱, 那外部的與 OPA 相接的走線有對稱嗎? "
作者:
phylis
時間:
2015-6-25 12:32 AM
opa確實是內部對稱比較重要，主要是因為他的輸入差動訊號對是否matching會直接影output，而且萬一這個opa的gain很大，mis-match還會被放大好幾倍。而這個是否matching主要是由opa本身layout方式決定。雖然有些rd會覺得說，訊號走線沒有對稱也沒有用，其實這是要看你這顆opa的操作頻率來決定。若是input高頻的訊號，確實連走線位置、長短、用哪層metal、一點點couple c 都非常care，若是一般幾MHz的話……還好啦，走線基本上沒有影響。但是若mos不對稱，lay不好，不管是高低頻都很傷。給你參考。
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2