Chip123 科技應用創新平台

標題: MOS 額定電流問題 [打印本頁]
作者: m851055    時間: 2013-1-22 10:12 PM
標題: MOS 額定電流問題
各位線上前輩：9 h9 G6 K, [  V7 R9 I( B" y
請問MOS 額定電流是否與MOS面積有關？& q$ O2 `5 }7 t% m: x
面積是指MOS的L*W*M 嗎?0 l$ v" H5 b! K+ j& z$ \1 v
那額定電流計算式為何？
" v/ Z, @2 B( E7 i+ M5 I) h
( P- e: \* h$ t3 T  M( J1 G
作者: card_4_girt    時間: 2013-1-23 08:30 PM
本帖最後由 card_4_girt 於 2013-1-23 09:09 PM 編輯
% s0 C) O( K9 Y6 W9 J  J+ Q2 Y% E& _& n6 B8 \
下面純屬個人的想法，如果有錯的話還請各位前輩們修正，順便於最後附上幾份文件給大家
- h' y* r8 M- d3 m! w5 g-------------------------------------------------------------! [- ]7 v$ G* Z& z. c
如果先不談通道調變效應以及源/汲(Drain/Source)兩端的延伸側邊考慮圖一的MOS結構，那麼! l* ?$ {& c; T- L
L為通道長度
( E% `7 `3 z2 O2 d+ |" }  a. NW為通道寬度/ d* d; t2 j7 s! }( a
所以W*L為閘極(Gate)的截面積+ V7 D$ f  o0 E4 R* H2 `
而氧化層(SiO2)的厚度為tox
+ o- r+ Q% f! \7 ?[attach]17969[/attach]) l% e% t* b+ s
↑圖一0 b$ E2 t# S$ j  _% E; |3 n

: D! A# f2 R+ u  N+ t) y因為在此寬度(W)是相同的，所以只要給定Source或Drain的長度(L)，各別的截面積就算得出來
. g& O7 @* `2 s  X8 h- k6 q+ E至於M值，不清楚你指的是什麼0 G. N! B" `% M) T! e( v3 [
如果是spice的M那是指元件並聯的數目
$ A- u/ Z8 j/ h3 f如果是
2 d8 T/ f  p/ I0 sId=M*(W/L)*(Vgs-Vt-Vds/2)*Vds8 x2 c0 Y2 S1 V. ~
M=un*Cox(un:電子漂移率)* W& @1 Q2 d7 v8 P# I. E6 @' }4 q
那就更不可能與截面積有關了# c% h- w! u$ m. X

8 K$ \6 p  V; _  K- @! J如果就MOS元件特性來看，要有比較大的增益，就要讓它操作在飽和區
4 E. Q0 Z5 i6 _這時令Vds=Vgs-Vt，則上面的式子就變成9 T5 Y. j& n, x  k
Id=0.5*M*(W/L)*[(Vgs-Vt)^2]# S* j% `! u/ Q1 F: f; g0 P
此時Vds怎麼樣都不使得Id改變，如果又假設在常溫之下讓Vt固定，那只有Vgs才能使Id改變5 v8 ^& l, T) u+ U) n
換句話說，此時飽和區中MOS額定電流取決於最大的Vgs(閘極對源極)
# s5 C  W& i; \0 k% R9 K如果又不是在常溫之下，那麼Vt=kT/q(thermal voltage)就隨T(絕對溫度)變化  `9 R9 x+ N* e' ~, y. G
如果Gate面積改變，比方說寬度(W)加長或通道(L)變短，Id也會改變
4 e  h" R$ ]1 c' y8 Z% A再來如果是製作元件，需要動到M值，比如氧化層增厚，或是un值受到溫度或載子濃度而改變，這些都會影響到Id
# V- I" i" z, J7 K' R
: r- y3 w4 F: ^0 t, \所以會影響MOS額定電流的因素至少有
/ G6 x4 p' B  R3 E4 A1. 截面積(W或L改變)
7 V! F( O0 q4 l' m7 ?2. 溫度
7 M# `( a: ~) s2 g1 i$ F- T3. 氧化層厚度
/ n0 U) H" `9 l4 h8 g7 h4 s' ~4. 基底(Substrate)濃度
. b% `. Z  L. x. q  _5. 閘極對源極的電壓(Vgs), w7 l8 j1 `# ]& P* E3 e

6 J0 t7 Q6 r. @% _; \" C* f如果連通道調變也算進去3 V1 Y( j/ p# e; {3 C; e3 Y: w0 ]
Id=0.5*M*(W/L)*[(Vgs-Vt)^2]*(1+lambda*Vds)% U* h- E( Z2 ^* E$ }! r
那即使進入飽和區，vds的改變也會造成Id的改變，但並無法從中得知額定值，但此式卻又具實際的考量
% C! S1 E% C6 j這時就真的需要用別的方法求得MOS的額定電流了，因為無法單憑Vgs最大就得到額定電流
: m0 u/ S7 T3 y2 ?+ z1 i而且以上的說明主要是解釋哪些會影響MOS源極電流的因素，只是當電壓條件(Vgs, Vds)為最大值時，若尺寸不便，就能藉以推算相對的Id(額定值)  F3 R7 L5 ]5 u/ F2 _) h1 {
(若尺寸改變，如L，那lambda也會改變，因為lambda與L成反比，所以長通道元件的通道調變影響較小，飽和區增益也比較大)! {1 V# x  H( i/ m- |( D/ o
* U; A5 u$ F/ [; [4 P
只是下面文件中的算法，較為簡潔也實用
$ U) R) r& r5 Z; ?8 i藉由接面對外殼(Junction-to-case)的內部熱電阻Rth、接面的額定溫度(Tjm)與外殼溫度(Tc)帶入下方公式算出消耗功率
% C& m$ k% X: q4 o' hP=(Tjm-Tc)/Rth9 P; g  T" w9 z/ ?" W9 V& f' V" K
因為MOS導通後會有Rds(on)，所以! r7 ^* k5 _5 _
P=(Id^2) * Rds(on)
2 f( a0 a0 Y$ H: _' `  y2 {2 b2 ~; B如此求得5 e; [2 R$ G7 H
Id=sqrt[(Tjm-Tc)/(Rth*Rds(on))]3 C4 N8 i$ c; Y3 |5 c% G: z
這裡的Rds(on)是指在溫度為Tjm情況的導通電組- s" w6 z8 a8 W+ h% K& b5 ?
0 f4 e+ b3 m8 U) V' X) M4 t
以下是幾份文件檔供你參考，希望能確實幫助你
7 f6 i- u2 j% h# W5 z( d5 Y; A[attach]17970[/attach]2 \7 H2 ?* W7 {- J9 [3 r
[attach]17971[/attach]6 X! V3 j5 p9 ~* X, t' `$ ?9 {
[attach]17972[/attach]. \4 s0 T' `1 m  [: H, a% n, E* E
[attach]17973[/attach]
0 [, Z! Y9 J  U; v$ L* t1 @& n[attach]17974[/attach]
作者: card_4_girt    時間: 2013-1-24 04:53 PM
標題: 更正錯誤：Vt與Vth不一樣
本帖最後由 card_4_girt 於 2013-1-24 05:07 PM 編輯 ! t) S5 O4 f" y" ^9 n. T7 p

% ~5 R4 x+ N$ `2 p, S昨天打太快沒有注意到，有關上面提到的
1 J1 }" m/ g, B; c- H3 nId=0.5*M*(W/L)*[(Vgs-Vt)^2]  m( T# B, a' D# X* b. q# Y
應該改成
4 d7 D, z" m: `" RId=0.5*M*(W/L)*[(Vgs-Vth)^2]* Y5 s1 y7 w8 Q; U1 c. F3 c8 l
) Y$ I5 s1 ~& T- u3 n2 m! w* i
Vth是臨界電壓(threshold voltage)
( X& q( j5 J: I( a8 J/ V8 HVt則是熱電壓(thermal voltage)" G- V4 U5 `( h5 C
但的確Vth跟Vt都會受到溫度影響改變3 q5 ]( ]" C/ q3 k
網路上找半導體物理元件會有個公式如Vth=Vth0 + gamma*[sqrt(2*phi_p+Vsb) - sqrt(2*phi_p)]$ o5 Y/ c/ `1 a. d0 S, W
裡面的phi_p就跟溫度相關% v8 E  r2 X( N6 |9 P# x
% D$ g2 N% f9 H7 P+ L- N! [. ~
下面這篇文件就會提到Vth的部分
! V  ^0 f% V9 x) s1 {5 E[attach]17981[/attach]0 }: K& M$ F2 m9 k( n4 w6 _- ?
下面是整個敘述場效電晶體的9 ]5 w( h5 r) i& ^) H2 Z* j
[attach]17982[/attach]! N. a8 e; O7 T7 }- ?
而下面則是含熱電壓的部分，可以直接看第38與39頁
; [- e5 y/ P' h! i4 H[attach]17983[/attach]
# u3 c3 R  }, l/ O4 X8 ~) w' V9 R
+ [" {1 m0 z2 i! e0 n希望對你有幫助
作者: m851055    時間: 2013-1-24 07:03 PM
Dear card_4_girt
% O' C! f: ?; A
$ {2 ~3 v  p3 a8 G1 r9 N( g/ l其實您講的我都知道。我要問的是一般在代工廠代工晶片，除了決定電壓製程外，: v: C  t* x* y$ W' x& P
  ?! ]6 }8 K' ]1 g6 [) ?% B
代工廠會問耐電流要多少，一般耐電流就是指額定電流，而額定電流又與MOS面積有關，故想問
+ S# o7 C7 X4 J& Z0 j# L( X1 v" B  R# Y$ b3 }) m$ A
其關係為何？
作者: card_4_girt    時間: 2013-1-25 12:50 PM
本帖最後由 card_4_girt 於 2013-1-25 01:30 PM 編輯
* V- A' L7 w8 s& C
/ }9 Q, w6 F9 s) q1 V. o3 s5 V我想用
0 U9 U0 V  t7 s8 I9 f9 a* XI(電流)=J(電流密度)*A(截面積)2 P7 C' g4 M& W- G% m; o
這個公式來解釋吧！
4 B7 i3 n6 ?# ]: U$ E2 p" q; ~9 s  H& Y6 r8 h& H
[attach]17989[/attach]& t( p% @$ Z( Q, y: h1 H
                          ↑圖一
" d/ ^* c5 d' Y- G
  A/ R' N, w6 T  C3 m如圖一，Source與Drain之間的通道厚度為Xc+ j  j/ }! T% n5 w5 E
通道的寬度為W，長度為L(如果有pinch-off發生就不會跟Gate長度相同)
2 s6 w2 M$ Z6 n+ L) e6 n3 U如果不考慮漏電流的話，一個通道內會有擴散跟漂移電流，但我想書本都是分別用電流密度Jdiff和Jdrift表示1 @9 C! x2 C6 |
擴散電流密度Jdiff跟濃度的梯度有關(dn/dx)，變化的方向為通道的方向(x=0:source 到x=L: drain)
) ]  V/ |( [4 P% O% i$ V5 ~! p9 x漂移電流密度Jdrift則跟電場相關，電場又跟電壓與長度相關，變化方向跟通道的方向相同1 Y% v& Q2 {# f: n2 H" A
5 X3 `4 ]* T% |6 s3 E) h* @; n/ T, }* Q
所以整個通道的電流(忽略漏電流)為2 b+ m! x) w9 b3 M; l, N' M
I=(Jdiff+Jdrift)*Ac
8 j! H0 R5 {& a# V通道截面積Ac=W*Xc
- _) H; c/ q- g) ^' ]因此7 A" M# H: |3 x/ a* ]
I=(Jdiff+Jdrift)*W*Xc0 s3 L% W/ z1 F0 L3 g0 b5 o$ i7 ?

1 F, r7 c# e$ i" O: E, d% Q所以如果今天做大元件尺寸(寬度W變大)，因為通道截面積Ac變大，能夠通過的電流I就變多
( _8 j3 P7 ^1 R$ x& c但也因此就必須佔更多的chip空間9 E& `7 T7 H) ?+ h* p
那有人乾脆讓通道長度L變短，這樣就不會加大Ac
, \  V8 y( R. u* Z6 U6 ]但因為Gate面積(或Oxide面積)為Ag=W*L4 d2 c3 G8 D9 k, H
所以通道變短的話，需要的Gate面積就愈少6 H# u: O$ w; _
% V) Y' p! p5 h
結論就是/ t$ M9 c, t' T
如果通道變短(L變小)，Gate面積變小，電流會變大但不會加大元件總面積: D9 b+ y: [8 [! p
如果通道不要變短，那寬度W就要大，電流才會大，可是Gate面積、總面積就變大8 i" l; x. w( o9 M, X8 g  g
' Z5 `7 c2 g+ c+ l( y2 q
那你說這跟耐電流有何關係，其實說穿了耐電流指的就是在安全區域內能讓MOSFET正常工作的電流
+ c* w" d( u: r7 @/ ~這些區域已經考量到可以承受的最大電壓、最大溫度(可從前面回復的公式帶入計算額定值)& K6 ^1 e, o& _+ A# {, X# x
你可以看一下飽和區的電流" n. j4 ?. U* `: f( k! v$ S
Id=M*(W/L)*(Vgs-Vth)^2 (不考慮通道調變)& F$ v* [5 s* c8 S* w  e( w( R
當你增加W的時候，Gate面積就增加了，通道面積也增加了，對同樣的電流密度來說，因為區域變廣，所以可以通過的電流就比較多. f6 ?! B* x& a$ D" K0 f
當你縮短通道的長度L時，Gate面積減少，但通道截面積不變，卻也讓Id增加
2 w# B6 Z7 C4 G只要再把安全操作區域的條件也算進去，上面的電流就是額定電流了/ J' R( A' z0 f, C* a) b. G& j
  t& K& h! ^( y9 u
如果要把漏電流算進去，那就只能看你的製程了，但這時就是I=(Jdiff+Jdrift-漏電流)*Ac=(Jdiff+Jdrift-漏電流)*W*Xc了
  t5 |$ g, h3 I# ]0 g# N" I" S如果你需要的是I=J*A以外的公式，我想我也束手無策了
作者: card_4_girt    時間: 2013-1-25 01:48 PM
本帖最後由 card_4_girt 於 2013-1-25 01:57 PM 編輯 ; S2 r% y! M% D+ F3 U. r3 M
2 A9 x3 ^1 O+ B$ h
順便一提，如果考慮通道長度調變，那Xc就不是定值6 _; p9 W; I, c5 N
至於怎麼算，就看你在Source跟Drain端量到的通道厚度來推估了: v. [  B' o* T1 x/ g  v4 ?
假設已知Source端(x=0)的通道厚度為Xc0
5 h6 G% X5 o" b" z( e比方說6 h4 M: m; I& R5 S9 O9 {3 c4 h/ _
1. Drain端沒發生pinch-off，在x=L處Xc=Xd
9 C" N/ B( v, w3 Z/ K7 R* t那麼Xc(x)=Xc0-[(Xc0-Xd)*x/L]
0 L0 `1 S, n' J; K! g+ E% S0 }( a% A! |4 h; \
2. Drain端發生pinch-off，那麼表示x=L的Xc=0，而如果Source端(x=0)的Xc=Xc0
8 I! {4 n- |4 [$ u5 z那麼Xc(x)=Xc0*[1-(x/L)]
9 O$ F- P) v; L0 C" a% [$ h2 r3 z/ g3 |+ h
3. 如果還沒到Drain端就發生pinch-off(在x=Lp發生且Lp<L)
8 l$ ~0 M. s3 F/ ?那麼Xc(x)=Xc0*[1-(x/Lp)]* F. z. q7 h" C* l8 }' |
0 @5 N) o6 B7 R; |# D
希望對你有幫助
作者: m851055    時間: 2013-1-25 02:40 PM
Dear card_4_girt
2 ?) }( ~- n$ y% v感謝您的幫忙。感恩！
作者: alienwarejian    時間: 2016-5-14 07:31 AM
:谢诶
. z4 G" J$ i' `  Z/ Q谢谢



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2