Chip123 科技應用創新平台
標題:
LDO電路paper看到的一些問題！
[打印本頁]
作者:
ziv0819
時間:
2012-5-18 04:30 PM
標題:
LDO電路paper看到的一些問題！
本帖最後由 ziv0819 於 2012-5-18 04:34 PM 編輯
$ s0 d5 l5 P8 V! y' u9 I1 S2 f
3 Z' C c# r9 U) H* x. Z. a
這部份是說明esr補償的部份！
+ U6 V. w8 A: E' I/ b* v& |
有些東西我看不懂想請問各位大大！感謝！
d$ O$ B5 {2 f, D" m9 L
The incomplete pole-zero cancellation may
6 S3 z( U8 G+ h. U: N
lead to instability of the LDO in the worst condition. Small
4 v* c6 X0 q7 _. F/ c- Y! [; Y" e
pole-zero frequency mismatch within the unity-gain frequency
( D- I( N8 Y8 ^1 s4 c. C
can degrade the
quasi-linear transient settling behavior
[6],
: f+ }6 H0 n8 |6 O6 w
[7] of the LDO
upon load switching
. Even worse, if the ESR
- {2 X. d% T1 F! n. y
zero approach is
adopted
, the resistor leads to large output
- v& @7 f$ s4 u
overshoots and undershoots
during massive load-current step
4 |# f" _4 B v! f" Q+ Y7 J
changes especially when a low-value output capacitor of
6 {1 S7 |1 v! B S( Z& Z
micro-farad range is used.
: E6 [7 i! u6 }3 `
5 G& c3 A8 L4 \2 {( d
我自已想這段話大楖是說明
8 r" ?) M: u X. `) o9 B% K
若是esr補償點跑掉的話
. N" r e/ F# L) S* C' g
在esr電容較小的情況下~
/ L( ^/ `* C/ T# V8 ^
輸出的暫態電壓反而會因為esr補償的電阻而產生大的跳動
7 Q2 E2 V0 t# b: `' C
(overshoots and undershoots指的是跳動吧？？)
. N9 C% q: C0 h% p) s) h$ v$ ?
不知道這樣是不是正確的意思？？
! a; f$ K: e* d" O' X* a
另外紅色字體部份有大大可以幫我翻譯一下嗎？？
( r8 [& e0 I& f
不太懂紅色字體正確的含義是什麼？？感恩！
/ c( l$ F8 N- f) m7 `3 ~
0 D' i0 a3 G8 {2 X
另外想問一下~如果本文真的是我想的這樣的話！
C0 I: x( W8 I0 ^7 Y6 [
有大大可以告訴我為什麼esr電阻會讓跳動變大嗎？
$ n4 r2 R! l2 a6 E
是否有paper在說明這個部份的原理？
* m" t# k' P0 m$ x1 Z) K0 ?
這個現象有什麼特殊的名詞嗎？？謝謝！
作者:
billlin
時間:
2012-5-21 10:30 AM
[attach]16446[/attach]是指一般設計者會用一個zero去抵消一個pole,而使PhaseMargin變足夠,
$ D g& P, W, U# n
但如果這個pole與zero都是在unity-gain-freq內的話(一般設計情況都是這樣),
! i @* D! o+ k" {! B
由於zero不可能跟pole很精確的抵銷,
' |$ f7 p' R% p' ]2 K- H/ X, c; h, F4 c
所以會造成pole-zero doublet,(有量化的公式,可以goolge)
/ O% g9 `5 N/ t. @9 }9 w! l
這樣會使Transient time變長,
1 e) t4 K4 S( W3 i6 S6 [2 Y9 ?
即使設計的LDO單位頻寬是很寬的.
1 ^# @% G$ a) W, {3 O6 h
令一個是ESR zero在Load transient時.會造成壓降與呀昇
# H3 e5 M% h6 v3 {6 R$ j; S
可參考attatched file
作者:
ziv0819
時間:
2012-5-23 03:43 PM
原來有這麼多東西是我還不懂的！
* q4 j+ X: `3 W( j0 \6 r
看來還需要再多多找尋這些東西的相關data
( g' | _# {9 I t4 L# h* x
另外~大大所提的ESR zero在Load transient時.會造成壓降與壓昇
0 L4 {+ L! ?2 A7 n( l' k' B: E1 e
是在講義的第幾頁？？感謝您!!
作者:
billlin
時間:
2012-5-24 11:24 AM
想像一個電容上面串一個ESR電阻再到LDO的輸出端的情況下
% U( T, ^( t( T6 |
當LDO要由輕載到重載時時,LDO因為頻寬的關係沒辦法立刻反應並提供電流給負載
; L# `3 O. ~: n6 _& P
這段時間,將由電容提供電流給負載,若電容有ESR的話,電容電流先流出ESR電阻
% T$ f4 l+ k H9 Q+ V3 e4 ^
再流到負載,此時ESR電阻會有一個壓降. V=I(load)XESR.輸出端電壓將由原來
8 S$ Q' O1 o& p
的電壓,降一個V.
3 H# ^& W! H# Z5 v! t
當LDO由重載到輕載時,LDO因為頻寬的關係沒辦法立刻反應並不要提供電流給負載
4 h0 q; t9 ^* R
這段時間,LDO電流將流到電容,給電容充電,若電容有ESR的話,電流先流進ESR電阻
) c4 {! {* v- B- W
再流入電容,此時ESR電阻會有一個壓昇. V=I(load)XESR,輸出端電壓將由原來
( `/ S9 M7 \4 d, B* f: B
的電壓,昇一個V.
% v$ l0 O3 L0 e
這個大蓋就是attatched file裡面的Vesr電壓的來由
作者:
ziv0819
時間:
2012-5-24 05:53 PM
哇~~太清楚了~這樣一講我就有了解了！
1 E/ p0 ]. X; c+ N; S0 L
感謝大大的幫忙！
8 b l9 K' Y' a3 y6 V
這樣我省了好多時間喔！
, h' p$ m& x. N) f) ]
果然給會的人一點就通~
+ I: x. T" M* O% n9 ?9 |; h
自己查資料需要比較多的時間！
作者:
stevenyng88
時間:
2012-5-24 08:04 PM
最近也正在考慮作LDO，不知發展為何?
作者:
ziv0819
時間:
2012-5-24 09:00 PM
你指的發展若是指個人研究這個題目對未來發展的話
9 s' ]( H) h7 m; ?
我可以說這是很好的類比電路的題目
: o# W3 O& l/ E3 X( g( x2 u4 o
目前ldo的重點我覺的是補償的方式
$ L# g$ p5 }% J/ A- q
所以若補償方式都很上手的話
" C7 F( S: u0 y) s: q
未來轉其它的類比電路都會很容易就可以上手！
: V- |8 B' Y/ c9 E1 P; m
有錯請指教！謝謝！
作者:
tepiwang
時間:
2012-5-28 10:34 AM
學習 學習 !!!!
' c6 I1 |1 s6 M+ b5 P9 a3 c
粉多東西都給他忘記了, 趁這個機會給他複習一下 !!
作者:
popfly51
時間:
2012-5-29 10:51 AM
很不错，学习了。。。。
作者:
xu_qicheng
時間:
2012-6-5 10:29 AM
学习学习 灰常的谢谢了
作者:
robin0338
時間:
2012-6-5 07:06 PM
感謝 學習了!!資料也很好
作者:
shafon
時間:
2012-6-11 06:06 PM
不錯的思考...學到新東西
, ~/ H2 E9 L1 Y. u3 l' e: y$ b) [9 {
謝謝...
作者:
tq01qaz
時間:
2012-6-30 06:14 PM
下來看看，
2 y1 E' p; u5 `! s8 V
不知可以不
作者:
sachiel
時間:
2014-6-3 11:27 AM
很棒的資訊，感謝分享
作者:
hoodlum
時間:
2014-6-11 01:03 PM
[attach]19994[/attach]
. n+ l7 w4 ?* p+ H
有關pole-zero doublet 跟系統暫態行為的分析
3 \$ h! g5 K% O4 v l5 L* F
附檔中的文件有不錯的說明
; K" u( m) J2 q9 I9 m! ?
大意是說若這個double的位置在高頻
4 y3 Q4 k, X0 e4 V. I) ^# R6 s4 v* r
則暫態時間較短, 但會有較大的voltage error
/ r, H6 V7 H h9 f
若這個doublet 的位置在低頻
: D2 c. |) m( |$ h2 k
則暫態時間長, 但其voltage error 會比較小
作者:
Jei
時間:
2014-6-25 04:57 PM
最近也在看這篇，學習學習!
作者:
shennShen@G
時間:
2015-3-3 03:00 PM
高手雲集,學習中!!
Z: g3 E& e+ w x2 D) Y
希望自己也能早點弄熟
作者:
engineer
時間:
2015-3-3 05:07 PM
哈哈，這個討論串讓偶獲益良多，甘溫啦！
作者:
grant7163
時間:
2015-7-21 02:09 PM
感謝大大分享喔!
5 o E& n0 _7 G$ k6 [0 ]( G* a
感謝大大分享喔!
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2