Chip123 科技應用創新平台

標題: 工研院量測中心:多核心程式設計實作與分析最佳化(5/3-4日） [打印本頁]

作者: NML 時間: 2012-4-13 04:32 PM
標題: 工研院量測中心:多核心程式設計實作與分析最佳化(5/3-4日）
本帖最後由 NML 於 2012-4-13 04:42 PM 編輯

多核心程式設計實作與分析最佳化
◆簡介
隨著大部分計算平台、嵌入式系統、甚至遊戲機的處理器逐漸朝向多核心(諸如Intel, AMD, ARM, Nvidia和 IBM Cell)方向發展，多核心軟體扮演的角色愈加受到重視，國內資訊或IC設計業界對此需求呈現逐年增加的趨勢。多核心平行化程式設計能力已逐漸成為軟體工程師必備之基本能力。
為協助國內相關產業軟體工程師提升多核心程式設計能力，特邀請國內多核心晶片設計權威、國立交通大學資工系陳添福教授親臨授課，課程首先將對多核心處理器架構做基本介紹。接著將藉由程式實例與實驗方式，教導學員發展多核心程式設計能力。課程中將著重介紹profiling與debug工具，以performance分析量測為主軸，引導學員多核心程式效能分析、除錯及最佳化。經由本課程，學員將能建構完整的多核心架構概念，並能習得：平行化程式模式、分析/除錯程式工具，以及多核心程式最佳化策略。課程預計招生24人，最低開課人數：15人。
＊修課先備條件：具備C/C++、Java程式設計經驗為佳。

◆日期：101年5月3-4日（四-五）09：00 - 17：00（每天7小時，計2天14小時）

◆地點：新竹市光復路二段295號3樓恆逸資訊電腦教室（位於工研院光復院區旁之帝國經貿大樓上）

◆講師：國立交通大學資工系  陳添福教授
學/經歷：美國華盛頓大學資工系博士。逾20多年程式設計經驗，近年來負責五項國科會整合型計畫擔任總計畫主持人，國內學界自主多核心處理器UniCore架構設計負責人。

◆課程內容：
1.Overview Multicore Architectures:Contemporary processor cores；Foundations of Shared Memory；Memory
hierarchy in multicore
Lab1：Realize your processor architecture and measurement；
2.Parallel Programming Model:Basics of Pthread；Synchronization Primitives；Memory Consistency
Lab2：Multicore programming by pthread
3.Development Tools of Profiling and Debugging：Defensive programming；Timing analysis；Gprof, Google Perf.
profile, Valgrind tools；Intel Vtune
Lab3：Performance analysis by gprof, Google perf profile, Valgrind
4.Optimization Strategies:Spin-locks and contention；Thread-safe data structure；Cache optimization
  ；Load balancing
Lab4：Optimization of multicore bvprogramming

◆報名方式：
1.傳真報名：請註明「課程名稱/公司名稱∕統一編號∕聯絡地址∕參加者姓名∕部門∕電話∕傳真號碼」等資料後，傳真至03-5743838，聯絡人：李小姐03-574 3810、羅小姐 03-574 3703。額滿截止。
2.E-mail報名或索取簡章信箱：YuanRuLee@itri.org.tw

《工業局通訊專業技術人才發展分項計畫》主辦單位：經濟部工業局執行單位：工業技術研究院

歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)