Chip123 科技應用創新平台
標題:
鎖相迴路PLL Layout 電源及接地問題
[打印本頁]
作者:
exbogy
時間:
2012-4-11 12:13 PM
標題:
鎖相迴路PLL Layout 電源及接地問題
想請問版上各位高手前輩
. [ ]/ j% H' m* l
8 N7 L7 T' E6 {& d7 W+ F
小弟這樣的認知是否有錯誤
( c' E; s% y0 L9 v! B' |8 \
" @4 N* R) r% |* L9 _0 K
PLL的電路中有分RF(VCO及第一級較高頻的注入鎖定除頻器)、類比、數位三種電路
" L t! B% K6 g! n
: e/ I! e$ T6 U0 }
在接地時三種電路的地要個別接到晶片外在板子上再共地
" r; I. F) A0 {6 [+ f8 X5 s
4 L) z1 v7 {% r8 u+ w* {* X6 n! x
這樣是否正確
/ L8 q5 k: e. [7 ~( ]3 L6 \9 p- n+ h7 q
9 L, `, s3 w8 Y* a7 d
另外學長有提到說 過去曾經看過一篇文件上面有提到MOS的Body端的地應該也要分開
# e9 m' ~. s8 V5 o G% |# v: ~
8 u$ {3 I# i; \! i
還有電源的部分一般是否也都是要分開給RF、類比、數位
3 N7 h H' P$ I0 e
C+ Z, @" c0 V* m& V( t
希望大家能給予指教
作者:
flyawayfc
時間:
2012-5-8 10:08 AM
我也不是很懂啊，同求。
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2