Chip123 科技應用創新平台
標題:
誰能為我解答，感激不盡
[打印本頁]
作者:
lucky
時間:
2012-3-8 09:10 PM
標題:
誰能為我解答，感激不盡
我在跑DRC時出現的問題，這是什麼意思呢?
# J# O4 G3 G5 U9 G/ F; A, L$ h: I+ {
: T- B, ?1 r8 W% G5 ]
N-well pickup OD to PMOS space <=20um
: m* i9 L" Z r% m e1 ]
! i- l# z# X' v9 u5 B
8 Z0 B' ]+ t, c2 w& u; u4 A" J
煩請為我解答感謝
作者:
frankaurora
時間:
2012-3-8 11:11 PM
意思是pmos的衬底接触与pmos的间距大于20u，带来的影响是会有latch up
作者:
despair
時間:
2012-3-9 09:48 AM
同樓上大大所說，這意思是指N-well 的substrate contact到PMOS OD中
$ n* X+ L( q0 \( s/ h- |
的部分區域距離大過於20um。
8 J5 D5 ` P7 ]
/ j4 v) F, |: I. v0 E8 y+ l
通常會發生在mos圍上pick-ring時過大，導致mos離picj-up太遠
7 _( w* O6 F( b: K& S! l
或者，mos本身w過大（大多超過36um以上），mos中心點位
; u' K! V7 V1 W- j0 a0 [7 c, D
置離pick-up太遠，超過20um也會有同樣的狀況。
作者:
lucky
時間:
2012-3-12 11:49 AM
感謝各樓上兩位大大的解釋，真的很感謝^^
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2