Chip123 科技應用創新平台
標題:
ESD防謢電路中，MOS的source與Drain大小不一樣，請問為何呢？謝謝！
[打印本頁]
作者:
vic
時間:
2012-3-6 06:29 AM
標題:
ESD防謢電路中，MOS的source與Drain大小不一樣，請問為何呢？謝謝！
ESD防謢電路中，MOS的Source與Drain大小不一樣，請問有什麼作用？
8 R7 t" h) n" ^1 ?! f; d
再請問大的一邊是接Source or Drain 呢？與Pad有關嗎？
+ S; Z5 R8 u' A, C; ]
知道答案的大大，請為小弟解答一下，謝謝！
作者:
glacialwang
時間:
2012-3-7 11:30 AM
基本上 接PAD的部分會比較大 讓其具有較大的表面電阻 讓靜電電流走比較深層
作者:
despair
時間:
2012-3-7 11:34 AM
本帖最後由 despair 於 2012-3-7 11:37 AM 編輯
* [6 p3 x5 S8 k; f- b' @
7 g8 F% K- y' {" r3 T
如針對source與drain面積大小不同進行討論，主要原因為抗ESD電流的衝擊。
$ o V, I d3 Q& g
會有大小面積的差異，來因從PAD來的信號多會有ESD damage的問題。
' F, ]' ?8 v, ^$ B( j" F
" M2 m! D+ s G& K/ o% [
S/D若接點看到的是從PAD接過來的信號，該接點除了co to poly之間會有較大的rule外
/ Y: f/ b3 q6 P! D6 ^: Z
也會多層silicide bloak增加通道表面阻抗讓ESD電流走well這部份 ，用來抵抗ESD電流避免oxide or gate poly遭到破壞。
2 Z' @6 f0 A% [ m8 _( [2 y
: b/ J* G# v. b
這只是相關ESD guidelines的一小部份，若要全盤了解還需要多查資料～加油。
作者:
vic
時間:
2012-3-8 03:11 PM
謝謝兩位大大的解答...
, o0 E8 t( e# Y5 k% E& ]& M# m: V
意思都差不多，我大概能了解了...
4 Y& z! u. h5 M+ U: E3 G
至於多一層silicide這部份，是指多加一層RPO嗎？
Y. \, P" {" E+ P5 B" ]
謝謝！
作者:
despair
時間:
2012-3-9 09:37 AM
部分foundry是叫做RPO，或者又叫做SAB
/ J: r8 K* W' `% W- o# L
不同晶圓廠都有不同的稱呼
作者:
towner
時間:
2012-3-9 09:41 AM
看了还是一头雾水,没看太明白
* w+ s# a5 o4 i; j: Q {/ Z
作者:
klim
時間:
2012-4-20 11:17 AM
我的ESD防謢電路中，MOS的Source與Drain的SCG及DCG都有加長,
+ B& f8 k6 }0 {& B
SCG約為DCG的一半，HBM可過+/-8KV, 但MM只能過+/-300V,
0 n( z* D* [! C5 ?9 h
有做delayer, 發現是死在source與poly的介面, 請問為什麼？
' K4 _2 ]& f/ q( F2 |0 B
知道答案的大大，請為小弟解答一下，謝謝！
作者:
bowbow99
時間:
2012-4-29 04:54 PM
看一次看不懂..看第二次
8 n5 T. D) Q( T# U( r8 a1 |! z( W5 M
看第二次~不懂還是不懂~等遇到才知道
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
