Chip123 科技應用創新平台

標題: lvs dummy忽綠問題 [打印本頁]
作者: jack846972    時間: 2012-2-7 10:15 AM
標題: lvs dummy忽綠問題
各位版大好 有個問題困擾小弟很久了
% H0 K1 {# }- z7 w9 E在layout做dummy時 已將D,G,S,B% v" X: N7 s- \
接在一起，而lvs就還是顯示錯誤!!; m7 L0 L4 m, ^
是只能在.SP裡把DUMMY考慮進去嗎?
& c8 z& W' q  |還是有其他的方法?
作者: motofatfat    時間: 2012-2-7 06:16 PM
有阿 卡利博 中  利用 unuse filter 設定 把
8 [2 f: y9 a6 ^, Z+ i7 wDGSB 的MOS 接一起的+ \) u+ A# C' U6 I* d
RES 2端　接一起ㄉ1 l/ V* K+ ], C
CAP 2ＰＩＮ　接一起的3 G! i' R" _/ ~) w7 z
過濾掉
作者: leo911759    時間: 2012-2-8 03:58 PM
我推想你或許是浮接而已。
! L% H) G. J5 T$ B- ]/ s# c$ N  l4 @2 E- @/ l5 H
接在一起後請把他接到附近Guard Ring的電位。
/ Z( t' F" t( ^: A$ g* r# t6 [0 `4 x) e( y
抑或是附近MOS的Body端。
: Q. q/ q+ d7 T/ A7 g0 I( F% ~5 A' ?. ^) P) |7 K0 n* H
這樣LVS就不會看到那顆MOS了
作者: lchuang    時間: 2012-2-10 04:12 PM
D、G、S、B接在一起的話，接線要接到MOS的B也就是substract......
& o& H; U% D9 G! Q4 X% R, ]
, N0 ~! I+ s! W. [/ W" F, ~( f+ k2 x並不是單單的空接就好，另外就請你自己在cdl檔加上那些dummy MOS吧~~~
作者: laohuchiren    時間: 2012-2-11 10:33 AM
[/quote][quote]我推想你或許是浮接而已。
0 {1 E( ~5 o% }6 p9 L3 g. @( u* C0 l2 N. X
接在一起後請把他接到附近Guard Ring的電位。
' d  \( Y  D" M/ U
5 |5 U! d4 }6 V2 S8 K/ P抑或是附近MOS的Body端。! R# }3 E) @8 z8 m" Z

4 h4 I; ~. Y) b' i$ S6 {. e這樣L ...' q  }9 e' e- F% l2 H* k
[size=2][color=#999999]leo911759 發表於 2012-2-8 03:58 PM[/color] [url=http://bbs.innoing.com/redirect.php?goto=findpost&pid=167181&ptid=11825581][img]http://bbs.innoing.com/images/common/back.gif[/img][/url][/size][/quote]1 v9 }5 ^5 ]; Q8 T3 u6 X' S
這樣子接和浮空接哪種好一些呢？有什麽原因嗎？
作者: leo911759    時間: 2012-2-14 09:47 PM
事情是這樣的，要首先了解LVS工作原理。. x' w# |) I: z' e+ r
) m- V: i- _6 R# x2 I* U3 T$ L
LVS是將schematic轉成netlist，將layout轉成netlist。) W& ^, x7 K8 i! \4 T

7 G$ a3 T' |+ x* y再將兩個netlist進行比對。$ e' X+ U5 r  A- o6 z

6 t% u/ e1 s8 f: ~' g* A" K浮接Dummy Cell的layout轉成netlist會有Dummy Cell以及浮接的節點。
' D/ o3 |! @- w8 I4 x- q) D( Z" T. q+ N) Z0 E# _" {7 K% o
這在比對下，LVS就找不到在schematic中有匹配的元件。8 M+ b* S7 s5 c0 q3 t( V  }

' r) F; Q4 z. G( \, c$ [而全部接在一起在接地或接BIAS，- s! ~, t8 P# x8 H, |4 f
1 y/ I5 p6 W( Q( J2 k3 m& a
就像是電阻、電容或是其他元件節點都接在一起一樣，會視為看不見。
作者: omp61205    時間: 2012-2-18 04:08 PM
在LVS中SETUP OPTION裡有一個GATE的選項裡面有關於使用DUMMY排錯的問題把他勾選, [) P; d6 z7 n& l9 \
LVS就可以過了  不過的原因是因為LVS偵測到他浮接了
作者: yjie62    時間: 2012-4-9 04:50 PM
有学习一个知识点不错
作者: liu.leon    時間: 2012-4-16 02:18 PM
????奇怪ㄟ~~板大發文說"在layout做dummy時 已將D,G,S,B接在一起，而lvs就還是顯示錯誤!
) P6 @9 j# y9 D6 U5 H. f3 ]/ U; I( E, z" E% ~3 t' U
從沒說浮接阿!!!  
/ S+ ]# E0 X, F& o  Y$ `# D
, t# ~  c, Q9 M; ~在LVS command file 加
4 W7 R8 B8 U/ X! }/ Q3 ]- l/ }- WLVS FILTER UNUSED OPTION AB4 l/ C3 I9 Z3 _$ T& i
) N' Q' I1 ~8 E" i+ ?5 v  o) ^
就可以囉



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2