Chip123 科技應用創新平台
標題:
請教前輩們有關 Pipeline ADC 的問題
[打印本頁]
作者:
naliga
時間:
2012-1-8 02:27 AM
標題:
請教前輩們有關 Pipeline ADC 的問題
想要請教前輩們有關 Pipeline ADC 的問題
* j1 K. w8 f; `# [& |
ADC 每一級為 1.5 bit 的架構做 calibration
2 i: i! ^% I% n; B; y
晶片下線回來量測，就結果來看
( t' u9 T5 a9 U, f# @& Q4 F
在某些特定的 stage 會有很大的 offset
) W, [3 G/ H N' E
造成嚴重的 missing code
) S8 Z( [+ P( o/ G% y4 @
有的 chip 發生在第一級 有的 chip 發生在第三級
6 T/ I! r- N# |( a& E4 r( r
想不透的是，因為有 1.5 bit 的補償
. o1 E* L I- ]
理論上應該可以抵抗約 +/- 150 mv 的 offset
$ \6 } p% i, Z5 d
一直找不到可能掛掉的地方
( d8 q+ G: k, l: S
想請前輩們給一些方向及意見，感謝
作者:
lchuang
時間:
2012-1-10 04:23 PM
==================================================
- y3 ?$ U, X8 i N* _; \' z$ u; f
1 q( V0 M' K! Y- p% S, h9 H
有的 chip 發生在第一級 有的 chip 發生在第三級
4 K* v8 D& L3 c# G d2 |: A9 ~
6 t7 H8 u% f# N i0 w
想不透的是，因為有 1.5 bit 的補償
5 e5 T' T5 ]1 _
" b, `3 o0 o) Q6 ?* u
理論上應該可以抵抗約 +/- 150 mv 的 offset
& ?/ f3 I o( B2 M* S
$ S5 X. _% [* }' J& M! h
==================================================
4 T) O t* G1 F8 D W- ^
- G4 i3 b; C. u9 q$ {
以上部份原文我個人認為作者你可能搞錯了1.5 bit的offset抵消的觀念了，
7 `: k) H9 x6 O: l5 [# ^; i
} v8 V- }, ~ t' G
所謂的+/- 150mV指的是比較器的offset.....並不是你所謂的OP offset唷~~~~
" x1 h% n6 g: O5 u5 K5 B6 e2 h5 c
0 w2 C+ ?+ u4 q5 y3 M1 ?* H
另外就是一般做Pipeline ADC都會著重在前四級(以12bit、+/-1V輸入電壓)，
: o& G3 ^1 s v/ b P5 K( }" Q
( b+ d( W) k9 i' c0 X% m" k
那麼第一級的OP所產生的error就需要壓在"0.25mV"以下才能達到................
; p; V; r( R ]0 u
5 r0 g) e8 D) N) c; L9 J
所以你可以先提供一下你的ADC規格，大致才會知道這個ADC的關鍵在哪........
3 ~2 [0 \9 Y+ a" U1 I& O' X
" X' m- K/ h( s2 b5 p8 E( _
至於你所謂的miss code會發生在第幾級......其實以pipeline來說，只要第一級毀掉....
7 }7 D; I9 E7 t; Z% x& T9 H
. q- |6 Z4 g: K5 V" D
後面的幾級我想都不會好到哪裡去........
2 o1 ?$ H; f, A5 {2 J0 G
9 e* _ B8 K; h# B, @
所以pipeline的第一級OP是最重要的，你可以去檢查一下第一級的error(Pre-sim and Po-sim)~~~
3 z t3 ~4 `& l
7 k+ F" \" f* m' ^
Good luck
作者:
naliga
時間:
2012-1-10 11:16 PM
Dear Ichuang 大大
0 a* w" O) @. B- w8 q1 r
不好意思，請問您指的 OP 是指 Reside 上的 OP 嗎？
8 @- w" M' l j) j9 K5 L- A+ Y
積分器的 OP 我有 check 過 error 穩定時的 error 有小於 1/2 lsb
8 v* `2 O i6 P, @
所以我才會傾向懷疑是 comparator 的問題
1 |; V- _, q/ L# W
0 c4 I7 N- E$ B9 t1 E) |
當然，若第一級輸入的訊號有問題，後面的數值都沒有參考意義
5 `9 C' L) K* p, O4 D
因為不會貼圖，我用文字說明一下我目前的量測結果
}1 s( @( O. T3 w6 R3 J
ADC 為 10BIT Swing 為 1v Common Voltage = 1.4v
: L8 ]: ?8 S4 w- E9 e) ^
我輸入一個 ramp 得到的結果為
6 v# ^9 k# h' I! s
Ideal Code : 1,2,3,4,5.......126,127,128,129......158,159,160.......255,256,257....286,287..
: r4 \4 B! h8 |
實際輸出 ： 1,2,3,4,5.......126,
127,127,127......127
,159,160.......
255,255,255....255
,287..
4 `; L* O% I6 |+ ]7 L
此現象會重覆出現在 127, 255, 383,511,639,767,895 等 level
# \: L/ f& \$ R5 @7 P' R
因此懷疑是第三級的比較器出問題
' u1 R2 q5 N' N# b+ Z1 t4 R- V
不過每一級的比較器電路和 layout 都相同
: X* B( P. O, S, Z/ V& T
若單單發生在某一級又很令我困惑
) O4 I$ O* i% B9 G; X* b5 O; P4 {
所以想請求大大們給予一些方向找答案，謝謝
作者:
lchuang
時間:
2012-1-11 12:08 PM
你的Calibration有沒有bypass功能阿???看起來你的ADC是沒問題的~~~~
- u+ C2 z; h4 _
% b6 @- _/ B8 E* t; L6 K3 m# m# S
建議你先關掉Calibration功能，再看看有沒有missing code~~~
& ~1 T j! Y/ H. H" a
7 b# X' w1 m" u8 x+ J
你也可以用Digital code反推一下你的輸入電壓，
& p' N2 H. D* t2 O+ P& L6 j: k
0 C! R- h3 g# L5 K4 j
可以先算出輸入電壓是多少會發生，在我的想法我會想到
8 E/ d2 Q' R, Q2 j2 b h
' I/ q. T+ T$ {8 `
127===>0001111111
# H- l' L4 `5 U9 U" b2 m
0 M/ x' U, j4 K! E
255===>0011111111
; _( ]+ ~9 A, U: T7 S) j. y
( i0 l: U+ O1 }
383===>0101111111
7 m5 C3 J, a' y2 |6 k A, ^
* P& W a) s/ d/ {
......etc
( |7 P4 b3 l' J7 B* ^5 B
; M( q3 Z) k/ d+ [
你是前四bit做Calibration嗎????建議你去看一下Calibration.....
! g, X6 ]; g: ^9 V; Z9 z
& z0 r% J! }$ O: c& b/ Q5 t) @
另外你的pre-sim跟post-sim都有含Calibration去模擬嗎????
$ I f; n' _( K6 h- n
! v( D$ E) X( u- d7 m. x& P
因為Calibration是屬於數位電路部份，
* c8 J# x! ~% h. D0 I
/ P, ^# L. ], v. g6 O7 f4 f' ^8 _; Z
所以你可以透過verilog sim來驗證一下你的數位部份，
! ~& |+ @* u% x7 E9 e
' m$ |0 l! b. K5 |8 m1 t
但是你要針對ADC部份寫behavior model來驗證會比較快~~~~
[2 Z" [5 U0 ?. G
8 k2 C+ I0 l# X4 r0 ^' R
Good luck
作者:
lchuang
時間:
2012-1-11 12:17 PM
剛剛手算一下，missing code會發生在輸入電壓為：
, @9 k: C. x# h6 P$ h
- {3 h# {7 r- H) s: {
0.125~0.155
+ H' }# M% J7 p, b5 V1 m
9 m# _+ C7 }/ |6 t& E; L
0.25~0.28
5 N$ R, f- }) d3 [" Z
6 a; @8 T2 j% A" S3 l$ E
0.375~0.405
0 K, [* D8 z' O5 W, x2 k
; n# Z$ {9 N0 \8 r) d! j
0.5~0.53
- P6 D* m' @2 t8 A
1 [$ {& N7 P+ k
0.625~0.655
4 S8 B% s6 b/ N/ q7 y. {6 D& d$ L) K
2 j/ w3 B" p. s! z' z
0.75~0.78
9 }. N( l; H8 D" T! }: L
& M1 A; g9 P% T# F6 i' g% d
0.875~0.905
$ T3 H' B0 O9 U7 H. I. [
0 I% {; ~& g( {, Z8 \
你先往這方面去跑一下模擬~~~~
W& v- q1 v2 n, ?4 U
' h! B' m f- N6 [% E
應該可以還原一些~~~~
作者:
billtc1234
時間:
2012-2-22 11:06 AM
似乎是OP 提早飽和掉了,可能是比較器offset太大或residue gain >2 造成.
. S( i7 s. e/ Q. z- o. n
比較器的offset 是隨機的(random distribution) ,即使layout相同,但offset 不可能相同.
/ e) m; M0 ]7 ?4 `# {/ g
可以試著加入Voltage source 進入 ADC 的比較器input 端當offset 模擬看看.
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2