Chip123 科技應用創新平台
標題:
關於匹配電阻電容的襯底
[打印本頁]
作者:
jeffcui18
時間:
2011-11-23 03:59 PM
標題:
關於匹配電阻電容的襯底
在art of analog layout一書中曾提到建議將匹配的電阻電容置於N-wll中，然後將n-wll接入乾淨的gnd電位。前面一句能理解為用nwll防止襯底噪聲，但是如果要讓nwll接gnd的話一般ERC會報錯，我也有問過一些資深工程師，他們建議接vdd也同樣可以。請問大家如何操作。謝謝
作者:
MTK1019
時間:
2011-11-25 10:58 PM
NWELL 接GND 是不是会报 软连接错误。
/ j) b$ v+ ^( `5 {) [1 O3 C/ @
从理论上看的话，接VDD形成个节隔离，外界噪声对电容就没有影响。
作者:
motofatfat
時間:
2011-12-14 10:47 AM
我也有問過一些資深工程師，他們建議接vdd也同樣可以。請問大家如何操作。謝謝
5 \ c! B/ @" G! y/ \8 Q
那就接 VDD
" R. R* w5 Q$ u4 \9 X
通常 都是接 VDD 除非有人指定要接 GND
作者:
motofatfat
時間:
2011-12-14 10:47 AM
我也有問過一些資深工程師，他們建議接vdd也同樣可以。請問大家如何操作。謝謝
9 G# ^- n: e# Q ]2 S& x/ J2 d
那就接 VDD
$ J4 s7 o+ h% I) W) I+ }# Y5 C
通常 都是接 VDD 除非有人指定要接 GND
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2