Chip123 科技應用創新平台
標題:
請問一下DAC裡面OP問題?
[打印本頁]
作者:
s7923023
時間:
2011-7-28 12:13 PM
標題:
請問一下DAC裡面OP問題?
本帖最後由 s7923023 於 2011-7-28 12:17 PM 編輯
! |3 s+ r+ k( |
9 b; Q: Y6 r) Z6 t* U- J1 W0 X
因為日前在學校學習R-2R DAC構造，因為DAC出來的階梯波是由電阻和電流分壓出來的，那為何需要後面那顆OP呢?
) t! e& Q* p4 u: F4 P
8 z" x s8 q- c; s: s( Q
我使用HSPICE跑過模擬他輸出那端差別只有準位上升，看課本寫0000為0V,不過跑模擬時輸出端變成66mv (四位元5V)
! O! I9 v8 V4 @0 r1 Y
8 k. M0 _& R9 P( e" M# _& `) \
所以很納悶的未何要加上這顆OP呢?
% S% _0 L% f: @( u" j
# V$ O/ m% q$ \
另外這顆OP他追求的是增益還是甚麼其他效益呢?
作者:
lchuang
時間:
2011-7-28 02:23 PM
建議你如果對OP有所疑惑的話，你可以在不掛任何負載並且把OP拿掉看看.........
$ l. @. f: ]/ \" i6 }, [; E
/ l% I( u2 ? R, H/ k
觀察一下你會有什麼樣的輸出結果...............
( j ~( r9 _9 O+ K8 S; ]: h! T1 t3 S" F
# U2 e K9 f: h2 u: j& K( M
至於你目前模擬的現象看來是OP的充放電時間還不太夠........
3 y. M9 I- T! x' ^+ S' J- w f
2 S4 V' w. J4 Q* a" r1 I* y4 R. Z/ e: Q
你可以把資料轉換的速度再放慢個十倍來模擬看看~~~~並且觀察一下OP輸出settle的狀況.....
作者:
s7923023
時間:
2011-7-28 03:09 PM
本帖最後由 s7923023 於 2011-7-28 03:15 PM 編輯
! U; ?7 h7 M7 i& I" r
/ B4 H# S- f3 K
回復
2#
lchuang
: a3 ? \; r& F n: d* d
) Z, B0 n2 k4 g# x! E
4 R. o0 [2 `/ W1 [2 a F
' S/ I: R- o) v8 R: n! w
[attach]13369[/attach]
# m' Z( G, r1 ~9 l( ]+ {
把op和負載拿掉的波形
) V- E7 g I- ]5 S1 D
e: s0 E* ~9 S: v$ P5 \
% z# g( J! B. n, v
[attach]13372[/attach]
7 z/ P$ ^ W2 J _# k
把負載拿掉後的波形
% s) R7 y1 d" \ \: [7 `
N- t( A6 J# {# @
因為以前做電子實習時,沒注意到他0000的時候準位會不為零,(當時想說有波形就好一v一)
) S! W5 [9 _; |, E# f8 s
結果用spice跑得時候,發現0000的時候還是會有電流流過,不過比較納悶的是op再這個dac裡面的功能是甚麼？
0 x' p8 _6 u. A3 T" A
因為未掛上op時,和掛上op時只是差個準位而已！
作者:
lchuang
時間:
2011-7-28 03:48 PM
簡單來說一下主動與被動元件~~~~~
1 |' L8 T; D" k; j& R8 E: P8 N
& ]2 p! S3 v+ D' H; P8 N
被動元件：如電阻、電容and電感.....etc，單就一個電阻迴路來說，你可以讓電阻比值設計出你所要的電壓，
# E6 v! u+ Q6 [' i) v, G2 n
7 k" F- P* y) r$ ?8 c
但是問題就在於所謂的"負載效應"。PS：你可以去了解一下何謂負載效應~~~~~
# N; K2 @* Q& _+ \. [. X) K
) _( c+ @" z% K- F+ S7 h$ E
主動元件：簡單來說就是可藉由一個控制端(MOS的Gate or BJT的Base.....etc)來調整輸出電流~~~~
/ _! j9 T" J( L9 s$ |( x
, M' e6 f% K3 J6 A; e' ]: ]1 p
依照一個固定W/L的MOS的線性操作區間(ex.When G=1V，那麼Vds有所謂的電壓輸出區間)~~~~~
/ [0 Y' E' e% a, C
, ?- Q7 s5 U u4 q/ v) X& @
至於你所謂的OP其實就是一種放大電路，一般電壓in電流out的OP所俱備的特性你可以藉由一個
/ b. X4 Q. R! W! m3 C- \- W
$ c* A- P& _% R' i+ a
"理想電壓、電流源"觀念去推出OP輸入電阻越大越好，而OP輸出電阻也該越小越好~~~~~
: Q0 e$ C7 G! l3 a. T* d$ z- _
8 L- s. ^6 b! Z; a
至於你加入OP後的模擬為何會出現0000不是零伏的現象，
8 d7 o" v' X( S; s/ v4 t: x
/ l! X' p9 c9 F6 |( _
應該就是OP本身有一些MOS並沒有在飽和區操作所產生的現象，
2 ~9 ^3 K) V% ~! f8 w6 i: x1 O' W
* S) A9 K" H \, o# M
只是不曉得你現在是否有開始學習積體電路設計相關知識，不然這些要解釋清楚真的很費工....^^"
作者:
s7923023
時間:
2011-7-28 04:43 PM
回復
4#
lchuang
3 |" h3 p; O \- r! \
1 P- ?8 `. y3 Y6 G
謝謝>"<
7 z+ Y9 S/ F2 V ~
& G3 S9 T; {: q! V3 u. n2 x
書讀的太少，學電路設計的真的要看很多書!!
作者:
oric
時間:
2011-8-5 05:45 PM
請問~OPA的輸入是PMOS or NMOS 另外OPA是接成unity-gain buffer嗎
+ q' ^/ W& i! i; z$ \
負載是單純電容? 有去算過OPA能推出多少電流???
. g# Z! k: u6 F7 a: g$ i
R-2R DAC輸出經過OPA位準有改變應該是OPA本身的systematic offset 影響通常不會很大吧~尤其是只有四bit
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2