標題: doubt supply-independent biasing [打印本頁] 作者: ffsher100 時間: 2011-7-12 06:02 PM 標題: doubt supply-independent biasing i got a question from Razavi textbook in chapter 11.2 : Supply-Independent Biasing& w, p/ s( ~0 V* L; c& ]
[attach]13191[/attach]==>figure 1 % y( `9 W! C2 H% `6 E' C$ w[attach]13192[/attach]==>figure 2 ( F/ q1 I" e4 t" R% f! v4 f# z- q( t* F4 u( ^: Z
by figure2, it looks like vdd really has no effect on the figure 1 CKT. B" A+ K- b$ D: U
2 o& _% W2 N& \3 r$ c1 othe textbook also introduce start-up circuit M5 into the design as following: * U) g# @, F- G2 j/ H" @[attach]13194[/attach]==>figure 3, o: }8 { z4 f8 x$ {
when simulating the circuit with startup(M5), it seem to be effected by VDD.6 ~9 x) o9 E( m/ J& L0 ?
Current Iout, Iref vary with VDD. % u* ^: ?8 ~9 u7 M' mIn practice, figure 3 become Supply-dependent Biasing since startup must include.' m6 n1 A, ?" C' A. P1 K6 s f5 }, V
how could this be? if using figure 3, supply- independent case never happen.+ I$ u/ T$ g* ~, i2 t
0 x7 [8 z* t! u: \below figure, i sweep .dc vdd. ! _5 k, d/ d" x[attach]13193[/attach] * [: T, Z- z; }! H7 p* J/ _As you see vdd ramp from 0v to 5v, current Iref and Iout are not constant if vdd>2.8v作者: lchuang 時間: 2011-7-27 05:21 PM
從你的結果來看，分三種case來檢查......... 6 ?( l" x! P3 Z7 o8 u ) X9 m, D+ `3 V/ y輸入電壓(分別為2.5V、2.8V and 4V)後，檢查你每一顆MOS的工作點，是否都為飽和區， % ^. y. {7 J* E& B+ ]* T4 d. W3 W# n6 t; k' h
並且記錄每一顆MOS的Vds(sat) 、Vds跟Vod 6 ], T2 J- O) O8 o. l 7 R1 i3 g; t9 i4 m% ~(如果沒有Vod的話也沒關係......這是Vgs-Vth得來的，Vod這參數要H2006以後的版本才有) + ^+ A5 O( B* f. ?2 p3 l1 ` - k* a, j9 L9 w2 E; m( \0 q有了以上的資訊你才可以知道問題出在哪............ * ]: W% |5 {0 ~7 S p" k D' o7 Q7 Y% X, e; ^$ f8 J/ k
PS：既然M5是當作startup用的MOS，那麼W/L比就不用太大，以一般設計來說W=0.5u L=10u * Q1 i1 S/ }$ z% x; S! N3 a. L& b7 T1 B+ a1 [/ B5 s* U. A
算是一個建議值，但是還是得照實際電路需求去做改變~~~~! }8 {( z' ~4 Q/ v
$ S( n5 v, `9 u
以上是給你的一些建議~~~~~Good luck~~~~作者: ffsher100 時間: 2011-8-3 10:22 AM
聽你這麼提起來....我想問個另外的問題 $ [0 C6 U. t! R; \, V" u, f. }( z在hspice report中的Vds(sat) 、Vds的關係為何? + ]/ C4 e" h6 N: j( \ 2 r% Q. V+ `# x b# [# Q我知道Vds指的是實際mos的drain-source的跨壓 e1 n. j) g+ P- i8 K- C那Vds(sat) 我想指的是在hspice中的vdsat這參數吧5 `! | W% E& B) P( z
可是Vds(sat)指的是何意義?...我粗略在hspice的線上文件未找到相關說明作者: ffsher100 時間: 2011-8-3 02:49 PM
回到原來的問題.... 經過調整了mos的size...vgs變得較不會變動了' }5 b$ y/ E' d7 ]5 W
2 a$ S+ i1 K& Y7 G: s* J/ {# l* C W
但是Iref&Iout的不一致性還是會出現" c; h% e: q' M& I
就如同lchuang提到的去看的結果2.5V、2.8V and 4V皆在飽和區3 m1 f& m6 v2 E- L/ p) a; F
我覺得應該是mos的Rds(ro)電阻不夠大所致...以致Vds改變IDS也跟著改變7 y# Z3 T" l9 W+ J: E* v# S
- r7 _% Y' K- G5 y0 y- [
另外...有個困擾我很久的問題....Startup mos: M5真的有用?& G# A; m$ t( a: _, u/ E
在我的模擬中....M1~M4的MOS都可以正常運作....不懂何情況會需要M5 ( e4 Z4 p. w% J* e; l就書上說要用到....但實際上在模擬就是模擬不出這種情形(M1~M4 startup不起來)作者: lchuang 時間: 2011-8-3 03:51 PM 本帖最後由 lchuang 於 2011-8-3 03:52 PM 編輯 3 ~& I5 V% ~7 @1 {/ W
! P% L e2 y9 Q0 o* D2 a
先來討論一下所謂的Vds(sat)：! E2 V2 k# {2 i
! `; X+ q! W7 P你試著模擬一個固電電流源，如一顆PMOS~~~~S接VDD，並且G跟D互接然後掛一個電流源(ex,20uA). R y1 Q1 I" q4 P. E* r% f
7 s5 G! w$ j7 A4 \. ` l( XW/L可以先固定一個值(ex,5u/1u)，然後觀察這一顆PMOS的vds(sat)~~~~接著把電流源加大至40uA: X% `* k1 p$ w6 u* g H* t
) d/ O* Z. l q1 E
然後你就可以看出Vds(sat)會明顯得拉高.......' ]8 k* p' d- a
) w* y s! d* Z! `% n
至於所謂的vds(sat)其實在我來說，它是一個滿足MOS進入飽和區的條件式而已........ 0 x* v$ a# e5 }) h( ~; ^& h7 G3 J
而所謂的條件式就是Vds > Vds(sat)，一般在我的設計會讓Vds大於Vds(sat) 0.15V左右~~~: N" A. a: z( {- C: }
. L% L& g4 ^/ l/ Z! q( ?$ p那麼Vds想當然爾是越大似乎越好........其實Vds越大或許比較好滿足MOS進入飽和區來操作......" P1 X6 ^* Z$ _4 [+ h9 Y* k
3 H" d h( u7 }; I
問題是它相對壓縮了電壓的輸出操作區間~~~~~所以囉....... 9 b) y9 o2 @7 f, X* I6 p2 M' ?$ {& h% @( Z. c
一般設計電路，以一顆OP來說......要看DC操作點看的不是OP本身的MOS偏壓，. X3 n3 \9 Q0 x9 {- W2 q
4 I O5 `: p' U7 d" U
而是給OP做mirror電流的"偏壓電路"本身，它才是決定這一顆MOS是否符合所設計的輸出電壓準位~~~~ + l, ~$ ~$ w5 t; P) [6 x, J( K. {$ a5 j( t: Y
以上是Vds(sat)跟一些電路的少許觀念...........# L n+ w& g+ K, Z. C
5 J8 f8 s3 @4 W) }
================討論M5 start-up 分隔線=======================1 [7 T; Y! `# f; N- _; g
! N( M1 N- p/ j& ~
一般你要模擬所謂的start-up MOS，以你上面電路為例，當你不加入M5這一顆MOS的話...... " [- d; l2 n2 z& k. P9 l # k" Z* b2 p. |7 Q' w3 S你可以在spice檔內下一個初始值的指令，$ N% r$ r; i. H/ @) n9 u3 D- g6 J/ P4 {
% `8 C1 A2 I9 P8 o# p7 M
我們先假設M3的G、D與M2的D接點為"QQ"，M1的G、D跟M2的G接點為"AA" " I: X4 W5 r( g/ x- X# i. O/ y7 H& [+ T4 N) h
然後在spice檔內下".ic v(QQ)=VDD v(AA)=VSS"~~~~~~+ Z& q2 i) p+ [7 O
& ^1 v W. h* \, l s: C. [
你就會發現你的偏壓電路的MOS都在cut off階段~~~9 U- d" h+ x# `' D
" }# ]" }, c; D9 o8 m
接著你可以加入M5後再來模擬，你就會發現它會慢慢把"QQ"這一點電壓往下拉到一個正常工作點.....- m% @0 P9 u4 Z7 k- u8 K3 d- Q( W
. E3 R% y2 E; l8 U
這個模擬其實是一個real case會發生的狀況，因為在IC內部一般不給電情況下......1 Y2 m" @% j [
! q. z. S- j6 x4 j1 ~
每一個節點都是"unkown"的，那就會有電流起不來的狀況......這一點你可以好好去想一下~~~~' P& U: @/ ]( P1 Z2 o4 Q
4 S7 w0 M, ^- ^ y" w1 K! l
===================================================== 5 x& B/ \ P5 Z. h/ e' ?' _+ A9 ?% s) s5 e" [
你的M5的接法似乎會影響到M3的Iout電流.................似乎這種start-up只是很單純的一個% @' `* J6 F% {! u0 g% D8 J" c
# W) n4 Z5 D$ C1 g) F9 o: z: e"weak pull low"的方式..........但是在實際電路上並不是一個很好的start-up方式....... ) S5 r% A! U$ d+ q3 h, T a2 S- Q ) d E- r3 E6 t+ z8 q, T& t# W8 v0 V而這個應該就是你所謂的電流不一致的原因，你可以在list檔裡找到M5與M2的電流~~~~ 9 \4 v" b) f( }# Y4 M2 H! t& i/ f2 v( m4 c6 Q
然後在4V偏壓點..........觀察一下每一顆MOS的工作區域~~~~~ 3 a' B( X1 L+ O: S# I( `( z0 P; |0 G3 A! N
PS：所謂的weak定義...........以start-up來說....我把它認為是一顆W<<L的MOS.......9 ~. X3 b/ m% h" L. l
9 P/ D+ j( W) D% o
(ex,W/L=>0.5u/10u.....這樣的比例)作者: ffsher100 時間: 2011-8-4 06:46 PM
在我用了.ic設定初始電壓後 & e- D' g6 n- ~3 v% q- o接著跑.tran~~~神奇的事情來了 " `: _: ? N1 i8 [; s $ ?- W8 W; U! D在沒有M5介入下...還是會startup起來....下圖有真相7 B# w3 D& N1 k; e
[attach]13468[/attach] * W5 t4 i N- W B7 u3 L ) t: u* u$ B6 b; u0 s& l$ |一開始power為VDD ) g% v) k( N: t' v, G* D5 v& Z雖然M3的gate設為 VDD....M1的gate設為0v 0 H$ i; d5 u+ `隨著時間的流逝....% `. O% v. p1 s
M3's gate電壓看起來還是會慢慢的拉下來# {8 U' v4 Q4 O( ?3 G/ `8 B
M1's gate電壓還是會慢慢的拉上去5 N! \3 m) ]% d0 j5 `4 o6 Z
/ ]; Q9 R: o8 [4 u
在看Iout, Iref在一開始時就不為0....# k9 V. y/ W1 P* m2 u+ {9 f+ U# y6 f) c1 h
應該是漏電流.....難道是漏電流導致電路startup起來?( L+ q; q8 @% [5 Q$ j