Chip123 科技應用創新平台

標題: LDO振蕩 [打印本頁]
作者: kevinlin1    時間: 2011-7-1 03:36 PM
標題: LDO振蕩
請問，設計了兩個LDO，LDO1的輸出接到LDO2的電源，然後LDO2接片外1uF電容輸出。仿真的時候發現電路出現振蕩，不知道是怎么回事的？
1 Q7 |" y* ]* w$ |) ]6 c8 f6 M3 i% p9 D+ |+ t; g0 c
[attach]13031[/attach]
作者: yeutay    時間: 2011-7-2 12:27 AM
LDO1的輸出也已經振蕩了。
作者: kevinlin1    時間: 2011-7-4 01:42 PM
是呀。LDO1有一个高频振荡。
作者: sjhor    時間: 2011-7-8 04:08 PM
若是IC設計，不建議這種兩階式的LDO，因為困難度高。
3 w4 o5 Y" E% g2 t且沒有什麼好處。
; J9 [; j% C4 j( ?6 B$ _* b
1 p2 e& _3 v0 X: n; E若一定必須如此，你就需要看每一級的LDO的phase & gain margin.  都必須是在穩定的狀態下。最好Phase margin都要有60度。同時也要simulation這兩極LDO串在一起的時候的Phase & gain margin.3 o  |7 ^7 i' ~$ O7 F

: w. q+ E8 {* b$ x: r) Y+ jPSRR部分也必須take care
作者: kevinlin1    時間: 2011-7-22 03:31 PM
谢谢: e0 K! _4 W. g2 B8 K
3 |, P2 M- ^- B
难度确实加大了很多
作者: feifei2546    時間: 2011-9-14 12:06 PM
深有体会，本人现在设计的就是这种结构的，输入时超高压，输出5v，没办法啊，只有这样的结构合适。难度挺大
作者: qy79    時間: 2011-9-23 09:43 AM
很难做啊!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
作者: flywb    時間: 2011-10-5 11:35 AM
感觉第一级LDO的相位裕度不好保证吧，输出无大电容
作者: hohomonkey    時間: 2011-10-12 06:57 PM
模擬時候要看迴路増益 確定LOOP GAIN 是OK的
; G% \! m& G, S4 X. I( v% o8 S) C; e2 B, y2 ?  L0 X
然後還要掛上第二級的阻抗 因為輸出及的POLE會嚴重影響你的PM 所以一定要確定重載跟輕載都可以穩定



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2