Chip123 科技應用創新平台

標題: 請問layout後的電流 [打印本頁]
作者: bernie820    時間: 2011-5-6 04:35 PM
標題: 請問layout後的電流
您好
. p# _0 W' Q% I5 X) z& E
) _3 ^* q/ h9 ~9 B, e/ n  k我設計完一顆opa(cascode_opa)
8 ^# R: x: S  [; d! p1 Apre_sim時，輸入端上方的主電流是40uA& V3 p) @( |. ^- e/ k" A0 `$ F
差動端電流各20uA
& A! C- ~# z3 {( a, ~% L6 z+ d" U4 J1 |) P, M1 }! L
但是pro_sim後的主電流卻變只剩10uA2 @/ ]# [) F. N$ i% i7 p
差動端只有2.5uA9 K& b2 |, C4 Z# O, L1 a
: j# O0 C* X1 B! O
請問這是layout上的問題嗎?& E- {) ]2 h6 H! _. A. l# X2 Y) g
po一張部份圖請教各位!
  ?9 T5 |& o1 |1 Z7 Q9 \4 z8 K* ^8 f4 l% L8 _0 T
下面是差動開關
+ z- A4 R1 N: R上面中間是主動流源
作者: ONLYFLYSKY    時間: 2011-5-6 06:37 PM
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
作者: dendeicide    時間: 2011-5-7 12:06 AM
不知道你有沒有電路圖跟他的size
) |- u: ^/ e; _2 |! r$ J, H6 j4 Q4 J) E( \, Q5 b! g' y
有的話可以貼起來，小弟實力還不夠，
- [* `- I6 _# p! o6 x/ D/ r1 t0 V. X7 ?9 }" ^' O" z  X% z9 Y) v* v/ [
需要電路圖跟他的size才可以做一些比對，謝謝。
作者: bernie820    時間: 2011-5-9 04:08 PM
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...
6 O2 g7 D4 \; ~" n. w& V% p; HONLYFLYSKY 發表於 2011-5-6 06:37 PM

2 ~" P9 _9 U1 o# w; u$ B" D- S/ n5 E3 m* z2 q* U+ l1 A
& E; g6 T/ u" [+ E- p

  m" D- \$ J, {/ s- D! w8 `( ~9 z! t. u# [' C) Y" Y

2 h" ~7 h( r" }/ C您好
' O# R7 R- {* X0 Y" \) n- R2 a, ~2 ]6 N8 q, }8 n1 a
一開始沒有注意到我用到poly連5 l/ P+ Z0 M, {
2 G. |! H5 z$ c; P" W
但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!1 F: ~  G3 l( X& X6 V6 w, ~- e  X
結果是一樣的~9 U" g2 z% D7 _2 W

$ g4 c7 j# z: L. y6 `2 X可以給個建議嗎?(應該不至於會差到這麼大)
1 F! t/ _0 T) P) k3 A/ n$ V# J) E6 V
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
作者: h2off0202    時間: 2011-5-9 05:13 PM
你好小弟不是RD,我認為LAYOUT影響的不大0 v3 O9 n  I3 ^. D( {9 _  A3 J
不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH3 B( b9 R6 O6 C3 |
但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
2 F3 k7 s4 m1 T6 f4 r
( k6 Y, \) z6 G: l1 }- }& k. [  @: k% y以上是小弟的淺見,若沒幫助還請見諒
作者: h2off0202    時間: 2011-5-9 05:18 PM
抱歉剛英文打錯是driving 不是drivering
" r; |1 s& M0 q- f0 S. v' C0 C9 Z# Q* K# L8 }7 l4 _
RD給我的觀念
+ a' h) w" D: I2 v9 L1 C9 \7 \, n9 P+ ~/ O
->GATE不吃電
作者: bernie820    時間: 2011-5-9 07:23 PM
抱歉剛英文打錯是driving 不是drivering- c! l% M! P1 g9 c& c% [' V2 Q! N

2 F7 p5 S$ q7 L+ V! V  Y3 XRD給我的觀念, Y! P6 F/ A7 f1 g) z
' M6 |- J, m8 o: e
->GATE不吃電
2 W. X" \+ ^$ z  Q4 k1 X5 dh2off0202 發表於 2011-5-9 05:18 PM

9 d. j3 G. @, p* \: H+ p) h) t; i8 k! B: O! s* [5 Y& {
6 `  b4 Z  N' T: x
您好$ K+ W% C* G1 i& w7 V
; X/ G& k' U* t  y
所謂的不吃電是指不吃電流是吧?
9 B4 P3 K' s) K這個我清楚
( u% u% Z9 n# J% f& [% v4 Z) y! t/ t: Z( D% p$ Y  Y0 T; ~1 ]* \
所以說再prosim時vdd就要加大來試嚕?0 f% G* s3 y$ e& t, t! }4 z
我試看看!% s8 [) [1 l3 M" A, G+ g& @
" ^# r3 ^, y5 E+ }2 `
目前正改架構
$ k9 \; ^8 H0 _+ y* d( A3 |6 V9 m7 m
謝謝您
/ c1 B0 ~, [/ K3 w1 \若有更新的想法也麻煩您
作者: shkao0201    時間: 2011-5-10 11:59 AM
不Match  容易受製成變異影響
作者: bernie820    時間: 2011-5-14 12:17 PM
回復 8# shkao0201
% g2 Z& C+ g( g4 I& j. ^. A+ ^6 [! E& p& C- G: b
2 o& F0 S1 {' |! F7 Q

' o/ \9 z' K( m% t' m6 k; j+ n: j$ v, V5 O( z6 W- @* v
    可是我現在的問題是layout後的電流變好小!
作者: chone1205    時間: 2011-5-14 08:45 PM
Power 是否給足夠?Routing Metal Width 足夠嗎
作者: ONLYFLYSKY    時間: 2011-5-30 08:56 PM
回復 4# bernie820 ' J0 H4 I9 w0 h! ^- y, t+ }/ d

& s( z: H% J1 Q6 T6 w" j8 l1 T, j% U! _1 G6 o
    嗯，說真的，2 A4 ~+ ^! r6 ^; Z6 t9 a
該要圍的地方沒圍，\, D# u  X% A/ b- o3 X
重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，! \+ N# g! W" L& y: k# P# @" {
電源供應量是否足夠，$ v+ l! z4 ^  q/ c1 {. [

  n- H( X) e* c0 {- R0 {拿到的參考資料是多久之前的資料，
# |* Q: ^% j, R; N參考資料是否符合目前您所用的製程，
2 s9 o7 |9 i- c/ o3 f* W& V; `& U% N6 d
對於目前使用的製程，所選用的材質參數是否有考慮進來。, e2 {/ a  p0 V% X! p" i; x$ n
  b/ f) Q3 {( v6 M
請再付上您的電路圖。! ?2 b9 E6 b/ b8 i5 y
0 w+ ^) u( t; G& g6 o
以上觀點，參考看看。
作者: ONLYFLYSKY    時間: 2011-6-1 08:21 PM
回復 6# h2off0202 7 Q* w7 d% m' }. u! j2 G
3 ~# E9 o! e0 {/ b6 e0 g' R
5 _2 T3 p0 ^  j* @# l
    您的講法有誤點，' }% O% ~" p4 Q8 Y' J1 h, y
; b$ y8 N3 O0 T* Z2 R8 F( u) X( T
POLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。
4 B) k! j( p5 |
7 L4 y( Y+ P3 L( m8 z- t& E* oPOLY電阻是會吃電的。
8 r% i4 g1 r, h6 r2 Q. e0 x! [5 R( Z, y
不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。
* R; C% ^. w' b; v' m
4 O* V+ c$ ~/ N, R0 u吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
作者: spring30467    時間: 2011-11-24 07:11 PM
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
作者: 930709    時間: 2012-5-12 09:45 PM
你的製成是什麼的阿?很不一樣ㄟ!!
作者: 930709    時間: 2012-5-13 08:48 PM
謝謝大家的分享!!小弟會虛心受教!!
作者: liu.leon    時間: 2012-5-21 10:14 AM
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半
, ?1 t7 f7 {; c( V4 B2 i  I' P6 Z# s0 U  r9 ^
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半
" p2 t5 ~6 O1 V! e/ z- C0 ?
! s+ Y$ U4 u+ W1 e試試看~~



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2