Chip123 科技應用創新平台

標題: 以.18製程下去劃~90奈米所出現的錯誤 [打印本頁]
作者: ziv0819    時間: 2011-4-6 08:14 PM
標題: 以.18製程下去劃~90奈米所出現的錯誤
本帖最後由 ziv0819 於 2011-4-6 08:19 PM 編輯 # {" Y/ F/ N$ C' o& x" l9 Q+ c) q

2 l/ f6 A% v, S- f0 W; @+ v
0 m2 S) w3 a! D不知道有沒有大大可以幫我解決的！# V- S; b% M% C( [0 G
因為沒有製程說明書~
# m- I% k/ w$ J2 H/ f, f  J, |而且之前畫.18都正常！
( P; l2 y& k& C6 N, @& D) ]" l4 M% Y用同樣的方式加大元件距離還是出現了一堆錯誤！% y; z8 Y, I! f
想請大大幫忙一下到底如何解除這些錯誤！
2 z1 P" }% i  y* d) l8 M謝謝大大了感恩！
作者: motofatfat    時間: 2011-4-7 01:32 PM
把錯誤訊息貼出來看看. V5 U1 g# X9 T* w, J% w5 X
才知係瞎密錯誤
, U6 K9 z. Y' U; j  M4 D9 X通常是 cont via 大小 不同 5 e# N( {/ o- d0 R1 f
大 metal 的 space 要比較大 等等
作者: crystal_blue    時間: 2011-4-12 02:27 PM
Layout時所需的工具:- N5 d1 v: s- H7 S& f# b
+ z- f/ ^' x/ ~6 _, T7 r( g
1.layout tool+ W0 I5 q4 Y  ]1 s! V2 @; }
2.Design rule (跟process 有關)1 y, u5 `6 |7 U8 N# O& ?
3.technology file (跟layer 設定有關)
$ O. D% t3 M% F5 w* @( k- A$ C4.LVS/DRC command file (跟layout 驗証有關)
% f0 B7 `) A* A- A6 V4 l
0 u- W4 r0 H: u; W! \狀況一:
4 J. M0 s" a- }& }, t) U' ~# a不知道你的問題是出在哪個部份，聽起來像是用process 0.18um的工具去畫0.09um的東西9 F8 {( p8 V& c5 p6 k
: ]2 S/ Z4 I& J, I' o4 V3 z: ^
因為你沒有你需要的90奈米的2. 跟 4. 項 所以無法去確定你畫出來的是否是你需要的size，因
& T% A! \0 z1 K8 M! j$ ~  G- R# w" g: A
為驗証一定會錯誤。) K5 M' j( p: n
! y3 U; P9 @! s4 c- {3 o8 i
狀況二:
$ U2 t/ o% }  k+ B7 W7 ~* y7 c) ~  T( V' c  w/ }
如果你有第2跟第4項的工具，但是是用0.18um的第3項，就可能發生layer用錯的情況，因1 T$ J. x3 L* e, r

$ f! H) M0 b( o  J3 _% I1 W( n為依據各家晶元廠的設計不同，所使用的第3項也不同，即使是同一家在不同的製程上layer
, b& N& n6 n- L9 ~% w
. f+ p0 K+ s0 S7 N" K的訂義也會有所出入，此時你就要使用layer mapping file 來去做layer轉換，使你的* Q7 R1 |2 Z9 I7 F* E& y( p/ ]" c2 N
$ W# t; W( B) U( }9 \  i& r5 I
LVS/DRC command file能夠去認到對應的層。* s% M: ^3 T$ T6 g) E, {. v

8 c( c+ S% g! S2 f2 I3 hLayout 要正確，最好備齊所需的工具。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2