Chip123 科技應用創新平台

標題: 想詢問使用DC合成，為何硬體卻動不了 [打印本頁]
作者: lj0113    時間: 2011-3-27 09:48 PM
標題: 想詢問使用DC合成，為何硬體卻動不了
本帖最後由 lj0113 於 2011-3-27 10:07 PM 編輯 # O4 L- y$ y( ~0 A$ l& E& F

8 k) z8 f7 H! D( a$ {* G各位先輩：
+ d9 N% G6 o' h, C+ [4 @* s; c7 ^( S, ]' J( n
小子目前在處理一個硬體，合成後其輸出waveform經過reset，然後再幾個clock cycle  其輸出就開始呈現unknow狀態4 s# V9 k" Q2 C& I. u
由於這個硬體不是我負責  我得負責把它合成出來....造成我不確定原因是否是rtl亦或是我DC constraints下的不夠好
. V$ K4 \9 u+ G& H1 k, {+ w但我知道有人合成完後，電路是可以function work(不過我實在不太好意思  一直去打擾那人= =); ~6 i- E$ b% B: y& w. K

' h% \, b* E; m  F) D, s以前我用類似這樣的constraint去合成比較小的電路都是ok的，目前這個電路真的比較大，所以我在想說百分之百一定是DC這邊constraint設定不好= =
' h1 J/ ^0 O; p3 q7 m導致我合成出來的硬體造成輸出都是unknown6 g$ z* z7 u% T# `/ j
K了一些資料  但尚未發現一絲一毫哪裡有錯....
' z1 V% q$ K2 B: O0 G我的constraints大致設定如下東西   使用的製程是TSMC 0.18um：
; P0 ?' u; b1 Q1 Y
3 O8 z$ j1 w. g7 Y/ @建立clock
6 I0 t( S/ N; f4 D! S/ p. k) K$ ?
, h  w( E5 v4 w9 Aset_wire_load_model -name tsmc18_wl10 -library slow& J  [8 d0 w8 `# J1 a' S1 C! a. I
set_driving_cell -library slow -lib_cell DFFX1 -pin {Q} [remove_from_collection [all_inputs] [get_ports clk]]8 Z3 b: R+ a/ C2 x: a: \% q
set_driving_cell -library slow -lib_cell BUFX4 -pin {Y} [get_ports clk]6 L5 u. f  W8 c9 |# c
set_input_delay  [expr $clk_in_delay + $clk_in_pad_delay]                  -clock clk [remove_from_collection [all_inputs] [get_ports {clk}]]
+ a# e2 q0 `" x3 t# ?set_output_delay [expr $clk_out_delay + $clk_out_pad_delay]           -clock clk [all_outputs]; n7 Q- ~& F# Z
set_load  [load_of "slow/DFFX2/D"]  [all_outputs]
! J* N$ x* G# |7 i7 x/ U# x[remove_from_collection [all_inputs] [get_ports {clk rst_n}]]
作者: leonhsu    時間: 2011-4-7 12:42 AM
可以查一下是timing 的問題，還是function的問題，5 ~& G  H9 i* E- s: w
跑一下Sta 和 LEC 吧！
作者: digo    時間: 2011-4-19 10:10 AM
你的design有multi clock嗎？如果沒的話，我猜是你reset的constraint有問題，不然就直接看一下waveform就好囉，剛reset完就變unknown，還滿好追的吧？
- a2 p) g( w: y1 z& _8 i' |$ i" v: J
既然有人合出來可以動，何不跟他要script來trace比較看看呢？不用一定要叫他解釋啊，你都會synthesis了，會看不懂他的script嗎？
作者: richard0301    時間: 2011-7-22 08:24 AM
先check reset是同步reset,還是非同步reset,同步的看一下是否有recovery/removal violation ,非同步就看你testbench產生reset的時機



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2