Chip123 科技應用創新平台
標題:
請問關於 soc encounter 的 clock問題
[打印本頁]
作者:
kerberos
時間:
2011-2-15 12:38 PM
標題:
請問關於 soc encounter 的 clock問題
我想請問有關於SOC encounter的clock問題。
% m' K: `0 n$ I0 {* M; i) o
+ `5 G. |+ p6 t. M, @/ w
我有一個vhdl架構,以"圖"為例,有三個clock訊號分別是以clkin、timer_clk、seg_clk命名。
( b* y, Q' V$ y( _& J
+ i, q: L: p) a+ }
因為clkin之訊號是輸入腳,撰寫io檔時就會定義到clkin之腳位,於是執行Clock>>Clock Tree Browser時只有clkin之訊號。
2 Q8 P; h% K2 N$ J. R
9 b* v I0 l y% V0 T. }$ S
但是內部的clock訊號"timer_clk"與"seg_clk"則是要以何種方式定義才能規劃,
/ v7 C$ r0 Q7 F2 k# [6 x" ^* }
* _3 n1 o5 T/ F0 i
使其訊號為Clock Tree方式呈現??是分別需撰寫至io檔??還是有其他方式完成?
$ }, i8 I$ Z- c2 y
$ i: R M2 |) R. q- t
希望各位能給點幫助
" m9 d2 o$ Z3 W1 g6 ?
[attach]11915[/attach][attach]11914[/attach]
- ]) l) N, ^2 [7 e8 {' ^( R
PS:
( W8 ^1 f1 U: @% g( o% J( V! y1 P2 n
程式(.VHDL)如附件 用Design Compiler 轉給 encounter
9 |8 x/ R" |5 j6 r% h2 I, c( [
圖是timer12disp.vhd的原始架構之一
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2