Chip123 科技應用創新平台

標題: layout新手請問一下各位大大... [打印本頁]
作者: a7893657    時間: 2011-1-25 02:02 PM
標題: layout新手請問一下各位大大...
本帖最後由 a7893657 於 2011-1-25 02:05 PM 編輯
- Y: P. X8 {% w) f3 I5 p2 J! y
' Y' b( m3 G* s5 U( q各位大大好：0 C) G5 }5 ?6 A. W" Y% M9 m
, ~" N; m3 D, @2 r2 i
小弟有些小問題想請教各位先輩，  w) E( {9 D/ e; q  ^
1. common mode的differential amplifier，這種形式的layout一定要是對稱性的，是嗎!? 為什麼!?5 u. y+ r9 F, C4 F0 M% T
& a: W) ~  K& |) ?1 u3 i/ P
2. 拉layout走線時，是以什麼為主，電流!? 還是電壓!?
+ U7 U! J  d; P8 l3 O7 W! d/ v0 h0 Q1 X6 ]
3. 之前有聽學長說，電流1mA，metal要拉1um，是嗎!? 哪是針對所有層嗎!?
作者: stevenxit    時間: 2011-1-25 03:29 PM
1. 為了減少製程上的誤差讓類比電路產生影響, 就會在layout上做一些手法來避免, 至於要不要做則是取決於你囉~書上也都有一些參考資料說明當mos有誤差時會有什麼影響~
7 M# Z" U2 y# s* ^( B& g6 t) _/ a' U; V" k3 H2 |) u- \) H
2. 這個有點難回答, 電壓電流都伴隨在一起的, 基本上拉線的考量應該要考慮流經的電流大小, 當然還有一些其他考量~. f6 ?2 S+ u3 u4 b' x4 }3 V9 o
, z) v& T) _, n- L6 j
3. 沒記錯這個限流是針對metal 1
/ T! _" C. J7 R- U! I, ~( y* i& g; y6 d& U+ r1 ^* M' t  H2 l
以上有錯的話再請各位前輩指正~
作者: jian1712    時間: 2011-1-26 10:52 AM
2. 拉layout走線時，是以什麼為主，電流!? 還是電壓!?
( J% {. U/ o6 X" \, B9 z0 r: k) _( p主要看走的是什么信号线了，如果是一条reference电压的线，这里就要求线上的IR dorp要小， 如果是一条clk信号线，那么就要注意避开一些敏感的信号线，减少clk的noise对敏感信号的影响* E. I  c9 X6 P0 X! b5 M' [' B
3. 之前有聽學長說，電流1mA，metal要拉1um，是嗎!? 哪是針對所有層嗎!?
1 j' w& _% G9 q通常analog ic采用的工艺多为0.5u的，各家foundry的常规M1，M2的design rule基本都是1ma/um的电流密度，所以在layout时我们会在意电流大于1ma的信号线
# G3 f3 P! E% c; [
2 }, ~- n5 a4 s0 j( l% B拙见而已，多多指教
作者: terriours    時間: 2011-2-15 05:21 PM
回復 1# a7893657 ( l! L2 R$ f6 F  E9 Q9 W

$ ?6 I# _* B$ C0 ~1 b7 D
8 I/ {" K" S7 _" U  Q    第一個問題：是要講究matching的，因為要考慮到offset的問題；
# ^% M) j6 n% c$ Q4 B   第二個問題：考慮到offset問題就要以電壓為主，只有很好的matching才可以把offset的影響降到最低；
( \2 L( d/ q1 q# F2 o0 D; L3 f   第三個問題：如果電流有1mA，你走線的寬度也要相應的增加，在你layout是所用制程design rule中每層metal每微米承受的電流是不同的，一般電流的承受能力是從最底層metal逐層遞增的，因為厚度和最小寬度會變大，所承受的電流就會越大，還有contact和via也是一樣的，這些資料都可以從design rule中獲得，所以在走線的時候要以這些數據為依據，畫出相應合理的線寬和打足夠多的contact以及via。4 \7 {# @0 Z9 F, s' x
   希望以上所說能幫到你，有錯誤的地方歡迎指正，謝謝。
作者: a7893657    時間: 2011-2-17 02:30 PM
回復 4# terriours & ]- ~4 c1 B3 k2 @( g' s
1 C' z. q4 H: {; g( Q
感謝各位大大的幫忙....感恩!!!
作者: 吳龢峻    時間: 2011-4-1 02:26 PM
2. 拉layout走線時，是以什麼為主，電流!? 還是電壓!?6 g+ j: w5 Q) f% D& O( }
Ans:
' G; k' h. q; ]如果是電流信號,請注意電流密度的問題.如果是電壓信號請注意干擾問題.
( d, U3 X" Q4 o! _/ a/ b8 h3 K$ `, c. ?) Q+ M
3. 之前有聽學長說，電流1mA，metal要拉1um，是嗎!? 哪是針對所有層嗎!?
: P3 B1 \  i+ L) sAns:
7 S. e. r# L; Qdesign rule 中一定有 各層 metal & via 的 static current density Spec 請對照使用.



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2