Chip123 科技應用創新平台

標題: 同樣的ESD設計，爲什麽差別這麼大 [打印本頁]
作者: cltong    時間: 2011-1-5 09:34 AM
標題: 同樣的ESD設計，爲什麽差別這麼大
使用的是0.5u的硅柵工藝，輸入使用的是200/0.6的 PMOS與NMOS做的保護，輸入使用的200/0.6的PMOS,NMOS做buffer.
" x" U6 F$ ^, [& I+ A. xESD測試結果差別很大，請教是什麽原因，下面圖是測試結果,PAD圖與輸入輸出buffer。
: w5 w  X( k& p
! W* n# A3 W2 {; Q* L4 t' u' _5 wEsd test summary:; L& O5 P! q' D; W+ ]
[attach]11765[/attach]
2 s% `0 M. G: O' hESD TEST 8 b7 x' u6 T' k: @/ e% e& ]2 a! o+ C
[attach]11766[/attach]
* t. _$ j- N+ l2 I. a3 x[attach]11767[/attach]+ O7 ?* v7 V. t1 L! t4 _' y
PAD3 ?( \* n- s! J% l* I
[attach]11768[/attach]
作者: cltong    時間: 2011-1-5 09:46 AM
回復 1# cltong & K9 z2 c1 Y+ k/ u: U: A) E+ K8 G

* t1 \2 {( w6 i5 W整體佈局/ s. ^3 m/ @6 U" U8 _6 e3 U
[attach]11770[/attach]
' i3 Y: O$ B" w6 @pad    layout
- E1 X5 ~, G. y$ O( B# a, P" xvdd&pin 28-38,1  esd protection
) P. F' [% j, T, u6 c[attach]11769[/attach]
! s7 x/ S" n: |5 h% epad 39 40 esd  protection
! B2 Y1 M; u1 o9 u[attach]11771[/attach]: p  b$ {. l2 z  t+ L
gnd &pad7-14 esd  protection
( t+ |/ r' j' R, c2 @( U! `[attach]11772[/attach]
作者: cthsu1    時間: 2011-1-11 09:47 AM
ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？
作者: cltong    時間: 2011-1-12 08:53 AM
回復 3# cthsu1 : C8 f/ M# w" W% a5 Q) @
9 y% o2 N. W8 N
0 Z8 X* K& |1 y7 ^1 U! C5 p* u
    ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？ / a$ {# t- Z! t  {. Z- |

: B/ }$ f$ f8 H6 n
/ u2 E2 o7 p: |輸入端基本上都 pass，而輸出端差別就大了，有兩個輸出端口1000v都沒有過，（IO TO GND +)， 線路中沒有做VDD-TO-GND的ESD 保護，只有有個NMOS放在GND旁邊。
作者: jian1712    時間: 2011-1-12 11:13 AM
回復 4# cltong
# K* U5 ]8 b) |) \5 M( ?7 I* T可否把你esd保护架构做个图片发出来看看，不知道你使用的是什么工艺，在0.5u的工艺中，输入端的esd做起来比较容易pass，但是对于输出端，如果采用和输入端相同的保护结构，pass是幸运，不pass才是正常。因为输入端直接连接到gate端，通常Bvgs的耐压会高于Bvds 1~2v,我们用Bvds去保护Bvgs，所以能够很好的保护。但是对于输出端，esd发生时，同时看到两个drain端（一个是esd的，一个是输出mos的drain）,那么esd性能决定于最弱的那个drain
作者: cltong    時間: 2011-1-13 11:11 AM
回復 5# jian1712
; v* K, s' v) Z' \) I% y* G
( L: u* K) M& k
: K3 m7 R7 h, H, s- A    [attach]11792[/attach]
作者: jian1712    時間: 2011-1-13 11:28 AM
回復 6# cltong3 Z# i2 s0 `  Q- N) b
我的意思是你的输出pad直接连到esd器件，别的还连了哪些器件
作者: cltong    時間: 2011-1-13 01:22 PM
回復 7# jian1712
( a" D# g+ a: z/ I8 k
6 j( P% R; w2 t! M' T6 z! v% U# ~' o- x4 d" d' T
    是的，输出BUF直接代替保护。这样有问题吗？
作者: jian1712    時間: 2011-1-13 01:43 PM
按理来说，你直接把esd做输出buffer，esd应该很强悍啊，看来layout时可能有些地方没有注意吧
作者: jian1712    時間: 2011-1-13 01:45 PM
用的哪家的工艺啊，csmc/tsmc/hhnec/vis? 0.5u 5v esd还是比较好做的
作者: cltong    時間: 2011-1-13 03:12 PM
csmc的工艺，无锡上华。输出BUF的size 与输入的保护尺寸是一样的。
作者: jian1712    時間: 2011-1-13 03:55 PM
输出buffer的layout和输入结构的layout是一样的么，我看到你的10~14,27,39,40的esd都不咋地，这些pin都是output吧，除了27是vdd
作者: cltong    時間: 2011-1-13 07:01 PM
本帖最後由 cltong 於 2011-1-13 07:26 PM 編輯 1 i# J+ t% K& A- y  g
0 |2 W" e1 |/ e, i/ f4 t/ H1 M! G
回復 12# jian1712 & L1 t9 w* Y% R  y- V$ I
* `; m/ Z9 t; _6 X9 C3 A: l
+ S4 s& J; z. [7 {! ^
    是的，27-38是输入，其他的都是输出，输出的ESD怎么做才会好些？难道除了BUF还要加保护。
2 m; Q+ \& Z) u1 R8 v! @
3 m# E# u5 O' C& ~- b& R( y0 Y3 v1 Q" M
  输出BUF 与输入的架构是一样的。除了栅接的位置不一样。输出栅接的上一级输出，而输入的栅是固定的。
作者: jian1712    時間: 2011-1-13 10:05 PM
输出esd防护的防护的esd方案有很多，但是加了esd防护也未必凑效。把失效的样品打开看看里面的情况吧，通过emmi或者lc定位失效的位置，然后再找出合理的解决方案。不过在打开前，可以根据layout和esd测试结果猜一猜，然后再去做FA。CSMC 0.5u ESD还是不错的。给你发了站内短消息
作者: cltong    時間: 2011-1-14 09:46 AM
回復 14# jian1712 7 C, e0 z6 ^# k# ~& W2 _1 l' `. s

9 f- Q( L# b% I. ]! i( l0 [5 s
( C2 M; H3 P1 G    [attach]11795[/attach]9 {" `. O4 ?8 z

$ E8 C0 a( m  C0 Z, e  PAD layout & display file& technology file
作者: spsun    時間: 2011-1-18 07:22 PM
請問PCB design上 ESD保護原理
作者: cltong    時間: 2011-1-23 10:05 AM
回復 16# spsun + }! b1 k$ a$ O- I( F$ J

* k% H% A3 x% I6 j& j) X$ e
2 p* Z7 `( Y& W! D    PCB上没有特殊处理
作者: klim    時間: 2011-4-6 05:32 PM
對於input port,9 e# f( ^* j; j; M. O8 g
若PAD沒串電阻, 就直接到gate,
9 V1 }. x# I& W5 W: f4 Z7 G這是相當容易造成gate端燒燬,
: B# j! E2 u/ T) y. f$ m0 z給您做參考.
作者: glacialwang    時間: 2011-5-4 11:20 AM
不過以5V的gate 應該不是那麼容易被燒壞的 device 導通的特性的量過嗎
作者: ONLYFLYSKY    時間: 2011-6-1 08:58 PM
最近LAYOUT在畫ESD，電阻是一定要加的，輸出是否每個都要加，請考慮好，
& Q4 V! P  S/ T8 _而輸入是一定要加電阻的，且加到二極體後面，
( }- X* D2 U" ^5 r9 E3 n如訊號一開始進來先看到電阻，是會先死在電阻的，
作者: cltong    時間: 2011-9-18 03:11 PM
esd 更改了一版，终于过了4000v
作者: despair    時間: 2011-11-2 09:42 AM
本帖最後由 despair 於 2011-11-2 09:44 AM 編輯
" T5 H8 G' `5 K
! e9 N7 F% i5 e6 ^/ o% _LAG導致連發兩篇，自刪除內文
作者: despair    時間: 2011-11-2 09:43 AM
有找到問題點麼??
3 t/ V- [  V$ `0 B
4 w0 w- A# B! e圖面看不清楚無從判斷，但就設計上來說看不出有哪邊有很大的問題，這個size要過4K應該也不難
4 X# I% S. a6 z- |4 x有的話可能者佈局時沒考慮清楚周圍device的影響，又或者整個ESD device擺置不妥
7 b+ ~% s6 o4 C# [2 y+ N- t8 h導致ESD turn on不均，在在都會導致整體ESD效能降低產生ESD damage
" i1 F# A) H4 ~
/ L8 Q& V- t  L. S& v$ ~7 C9 `如果有找到問題點的話，記得多分享ㄡ
作者: alienwarejian    時間: 2015-5-11 03:53 PM
如訊號一開始進來先看到電阻，是會先死在電阻的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2