Chip123 科技應用創新平台

標題: OP settling time 測試 [打印本頁]
作者: lewdster7497    時間: 2010-12-20 03:49 PM
標題: OP settling time 測試
本帖最後由 lewdster7497 於 2010-12-20 03:53 PM 編輯
+ _0 w6 ^- M2 ~- A, x! a6 c% [+ j7 p/ |. e
各位高手 , 想問一下 有關全差動OP 測試settling time
$ Q. E' C  v% T& _7 o% m
3 w  I7 u) x, x+ G/ g( o[attach]11661[/attach]. a4 A" O, _8 S, z: v: t$ w
[attach]11659[/attach]
  h8 [3 G: w  B/ Q7 p
+ _2 D4 ~  {) E1 Q這是OP 開迴路增益為93dB   PM 約70度   cload 1p
% U; w* X8 F! t7 F
6 s  J) }$ _3 h" W$ Q7 r$ l% ]! P4 n7 |
若是按照著找到的文獻 所模擬的settling time 如下% O  v7 r' q1 j2 g

) h) {# V8 f6 @' q  @( H[attach]11662[/attach]
! {  l6 }& j8 N- l[attach]11664[/attach]
& O, v2 u5 Z2 m8 N0 l4 @
" e3 }  r! I8 x+ `+ f9 f, a所測試的settling time 輸出卻震盪了
! V$ t6 V  \. C9 G/ ]4 M8 o0 J5 U2 R5 w* z9 Q* Z* B
這是用在pipeline ADC 中的OP
5 w1 O4 h8 k3 c, d; A& E3 P; s. z- Q/ i3 N' j2 k
pipeline ADC 也是做得零零落落( I# E' B7 r, u/ ?7 }# _  x
$ p; M" I4 U1 @# B' l  T
想問高手有人知道嗎??      有人可以指導一下嗎  ??
作者: lewdster7497    時間: 2010-12-21 11:49 PM
本帖最後由 lewdster7497 於 2010-12-21 11:58 PM 編輯 3 l- Q3 P4 \8 d+ O$ _) T
各位高手 , 想問一下 有關全差動OP 測試settling time
5 o4 U  ]3 \$ I* }# v: S* d: i: ^+ D& \3 I
3 e. G9 `7 V# w

  X# R9 j0 i: Q9 ?" v- T! j# E6 m: o+ x% i: A% B6 I
這是OP 開迴路增益為93dB   PM 約70度   cload  .../ ?7 h8 Z/ ~# Z
lewdster7497 發表於 2010-12-20 03:49 PM

$ W7 C* ~/ [$ e+ M
$ i# y6 a# g: n) ]7 u  F. n
7 a8 \4 e9 \7 _7 V  N' X, v發現有點錯誤    接成正回授了0 W- K- C' g; q) K* k7 A
[attach]11684[/attach]$ r, A; G- v1 T
% e/ `% ]* j& ]0 Z
更正後如圖      settling time 感覺還是怪怪的
: }0 V  k0 ^7 F' H' n  a. Z3 r, x6 P1 G& U# n0 Y0 [2 }
討論結果是  OP輸入端沒有電壓; y( i+ @1 b/ B; w+ G6 B

  |1 |. E8 M7 B" s0 S( \" F若是OP輸入端給 VDC    那輸出電壓又會被限制住
# D6 K) {( K6 _6 `4 p, O: F' d. i) s% E
要如何測SETTLING TIME 呢?



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2