Chip123 科技應用創新平台

標題: OP settling time 測試 [打印本頁]
作者: lewdster7497    時間: 2010-12-20 03:49 PM
標題: OP settling time 測試
本帖最後由 lewdster7497 於 2010-12-20 03:53 PM 編輯 7 a( s8 _$ f$ @
6 C; F2 s0 J; j2 Q
各位高手 , 想問一下 有關全差動OP 測試settling time & P' E: A* C% }. Q

3 t  Q; X: r. ?) h* n0 n# e) P[attach]11661[/attach]
: J2 d) B, A& j3 G* t+ A  ]5 T[attach]11659[/attach]/ C8 ~$ A; c: `# y) Y) A
# B8 A* Z: i' Z9 H& U! |0 E$ _8 o) U, ^
這是OP 開迴路增益為93dB   PM 約70度   cload 1p% S. r' F3 v+ m2 \6 _6 k

+ P( }! t9 f4 w7 ^& ]6 j$ X' u% z8 B" J- D* N( p/ N
若是按照著找到的文獻 所模擬的settling time 如下/ D5 }: {0 n+ G; {' a
7 H' K  P( |6 N
[attach]11662[/attach]/ A0 T) m$ ^. z4 h$ e& o8 _
[attach]11664[/attach]/ D. l7 y( _( z" X9 j1 f
5 ]6 [1 D% Z% B5 g2 w7 w. [4 U
所測試的settling time 輸出卻震盪了
  ^; [7 l5 H: M% m5 }1 I) r
& t% P2 \& ?4 K, q這是用在pipeline ADC 中的OP  z$ m. W9 w% Q: h: N

' t' w  p" Y( jpipeline ADC 也是做得零零落落
( c9 m- Y9 {# U  i& ]8 A) C) T
; d$ }( q8 q- Z( r+ I) T0 M) {想問高手有人知道嗎??      有人可以指導一下嗎  ??
作者: lewdster7497    時間: 2010-12-21 11:49 PM
本帖最後由 lewdster7497 於 2010-12-21 11:58 PM 編輯
( d7 z) p- B4 K2 W9 y3 X
各位高手 , 想問一下 有關全差動OP 測試settling time
3 {: m- ^; K1 p
; |# A4 ~2 z& P# |& p
  b. @* F( o% H8 l4 i
# z; P: ?% u, d+ x1 U# D1 }5 k; {4 t3 a2 b
這是OP 開迴路增益為93dB   PM 約70度   cload  ...
) P# I& K" m$ _" `3 M+ Ulewdster7497 發表於 2010-12-20 03:49 PM

! t% |& C$ y' ~- C1 @; }
* H. S0 v9 K" h+ T6 E) c7 i# t( p+ D
1 Y* V; `3 u8 |& M  t% |- _6 Q發現有點錯誤    接成正回授了: |% Q/ K. t0 j1 P! E
[attach]11684[/attach]  u% r5 L5 l! N, `+ C

5 M" @6 D$ V6 X* V% I: T8 f更正後如圖      settling time 感覺還是怪怪的+ N- G3 ~" Z. U. W# t( a2 Q
" W. W2 P! E" l8 C& H5 f3 y
討論結果是  OP輸入端沒有電壓
- s1 _  C: M: ?6 B& X6 D1 d2 I. S
, X* ?" Q1 C2 i9 o3 L# l* z( }2 J若是OP輸入端給 VDC    那輸出電壓又會被限制住0 u' z9 j) f. c. O" B+ u9 |1 z- u

6 C" V& X' U  ?8 t) e" A% M2 I2 u要如何測SETTLING TIME 呢?



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2