Chip123 科技應用創新平台
標題:
關於STI製程,dummy的問題?
[打印本頁]
作者:
tommy01
時間:
2010-9-29 11:05 PM
標題:
關於STI製程,dummy的問題?
最近在畫STI製程,mos兩邊要加dummy
, n1 h3 H; Y4 M, n3 A0 R
主管說兩邊的dummy一定要跟中間的mos共用
, s/ h. ], U1 D B
中間的mos s端接vint d端接其他net:a
, ?8 [0 k# e2 t% \' i
跟s端共用的dummy g,s,d端都接vint
) P! x7 f2 q9 T+ c. C$ W# u
跟d端共用的dummy d接net:a s端接vint gate也接vint
; l, K* _- [9 t
問題一:STI製程,dummy一定要跟中間mos共用嗎? 我原先是畫沒共用的,所以dummy跟mos會有一段space
0 B& B2 Y- b. p' S& t' D$ }
問題二:跟s接的dummy是ok 但是跟d端接的dummy 有一各端點接net:a 其他2端接vint 這樣接會有問題嗎?
作者:
tommy01
時間:
2010-9-30 04:05 PM
問題三:主管說如果不共用的話會有STI 造成Vth不一樣?
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2