Chip123 科技應用創新平台
標題:
關於做gate level時要如何產生hcell list?
[打印本頁]
作者:
camilla
時間:
2010-9-19 08:50 PM
標題:
關於做gate level時要如何產生hcell list?
各位前輩~
4 ]; L" d9 B7 b+ n) R- \
, V( c% O( g+ P
想請問一下,在畫完layout後,要進行gate level的模擬,要下的指令為:
; u$ ~3 b! n0 o( y0 _( x
calibre -lvs -hier -hcell hcell_list -spice svdb/top_name.sp rule_file | tee lvs.log
! t, i" B" S+ C3 }) S( S, X0 ?; F8 E
calibre -xrc - pdb -rc -hcell hcell_list rule_file | tee pdb.log
; v! P0 K* z/ J
calibre -xrc -fmt -rc -hcell hcell_list rule_file | tee fmt.log
8 X7 I$ H& X7 K" v* F6 q% H+ S
那其中hcell_list是要如何產生呢? 我看lvs report都是顯示所有mos數目,不像網路上是顯示
: `1 K$ V ?/ m0 P: g3 I
等效的cell數目(例如and、nor...),是不是我在執行lvs時要在加別的指令進去呢?
- d) g* _6 K3 ]! ^1 L2 I
9 T8 o7 U, t# V- T4 q) w. G! q
請各位前輩幫小妹指點一下.謝謝!
: p X5 T% `/ C" n, o
我學校calibre是2008版本的.
作者:
linger809
時間:
2010-9-20 10:10 PM
创建一个schematic,将所有你用到的门级symble全部调入,然后出一个spice,用skill(tcl,perl也一样)写个脚本将ＳＵＢＣＫＴ后面的名字抓出来,然后再print２遍(如果你schematic 名字与layout是一样的话,不一样的手动改一下),hcell就出来了,注意的是,hcell前面表示的是schematic的名字,后面才是layout名字.
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2