Chip123 科技應用創新平台
標題:
設計問題
[打印本頁]
作者:
m851055
時間:
2010-9-11 05:39 AM
標題:
設計問題
在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
8 o$ B! k; j3 R% F% F
& q8 K4 ?" G$ ^$ q
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
8 j3 M$ ~% n- z$ E9 O
- u: H* R% K6 ]3 Y$ R
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
$ H, p8 {6 e: l. V; E2 e
# B* {& J1 G7 X3 O& J& p
，這是為何?
7 N, K2 H6 m& T& H- G( B
' t1 n! A0 G- U& ]
電路可以想像成一個NMOS，NMOS Drain接電源16V，
( O! _& `6 }. q
5 l' N; K9 b2 P7 [$ t
Source端及Body端接GND，而Gate是所要看的結果。
作者:
hisanick
時間:
2010-9-11 01:25 PM
會不會是因為那點電壓 undefine 的原因，所以存在了 vt
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2