Chip123 科技應用創新平台

標題: 9/10 3D SiP設計自動化課程發表會 [打印本頁]
作者: tk02376    時間: 2010-8-31 10:53 AM
標題: 9/10 3D SiP設計自動化課程發表會
本帖最後由 tk02376 於 2010-8-31 10:55 AM 編輯
& n" K5 p% j, i! v7 x# S3 Z7 ?9 Q/ ^- V% b3 B9 u% E' G7 A! n; C+ w8 N
SiP 簡介
* h! q- ?$ c" T# i7 y; T) a隨著科技技術的演進以及可攜式產品的需求成長快速，產品要求輕薄短小、多功能性及低成本，使得整合多塊晶片的封裝技術已成為必然的趨勢。
- R1 [* [1 y* ^% SSiP (System in Package)的封裝技術提供了一個相當可行的方法。在這樣的市場趨勢及需求下，封裝技術不僅是滿足單純的IC 封裝需求，還須考慮到整合不同製程元件的需求，以達到產品所需的系統性功能，在基板上透過堆疊或連結一種以上不同功能的封裝製程。

　　

, ]/ V% }9 r6 z# D5 m
然而，整合多顆晶片的過程中，SiP晶片的良率與可靠度將是一大挑戰。每顆裸晶(Die)在整合前需測試確保其正確性，在封裝後SiP晶片亦需測試確保系統的正確性。整合後SiP層級的晶片可存取性就受到限制，因此，每顆裸晶皆需通過相當高等級的Know-Good-Die(KGD)測試。SiP層級的核心(Core)測試目前有提出以IEEE 1149與1500標準的測試方案。SiP層級的記憶體測試則有利用透過微控制器核心的自我測試電路(BIST)對外部的記憶體進行測試的方案。

　　

, I# H3 c; P) q
本 3-D SiP設計自動化課程推廣研討會，主要邀請去年聯盟發展之課程學校就課程內容與實驗教材作一說明，透過成果發表的方式，推廣 3-D SiP設計自動化的觀念。本研討會之內容涵蓋Chip-package-board 協同設計、SiP功率與信號整合性、及3-D IC可測性設計。另外，近來 3-D IC之觀念已經受到國內外產業界及學術界相當大之關注。雖然 3-D IC設計觀念與SiP設計觀念有所不同，SiP也是一種 3-D之設計方式。工研院資通所現正極力推廣 3-D IC設計平台。因此，我們將邀請工研院資通所蒯定明組長給一個關於使用TSV整合3-D IC介紹之演講。誠摯邀請您的參與，與我們一齊針對 3-D SiP設計自動化課程進行討論、交流與分享！
作者: tk02376    時間: 2010-8-31 10:54 AM

時間　

活　動　內　容　


1 S3 h0 }9 q- d" H& @9 j% B說　明

09:00 ~ 09:30

報到


3 i" F0 k% D9 r8 d

09:30 ~ 09:40

開幕致詞

DAT聯盟召集人
+ s5 F3 X# i  ]9 ?: N國立台灣科技大學 呂學坤 教授

09:40 ~ 10:50

Invited Talk:
& u2 J2 R) |" |) DA Longer Introduction to 3-D" K0 ^$ x0 w# e% D: _: F5 {+ V
Integration with TSV
) t9 @8 I" W1 q: @* X. C: F; K

工業技術研究院-資通所7 s. W& f3 V$ W! d! a4 E$ Y" E( f
蒯定明 組長

10:50 ~ 11:00

3-D SiP自動化課程規劃說明
7 a0 X- V* n* T4 u

國立中央大學電機系- Y; s* H) M2 c
李進福 教授

11:00 ~ 12:00

Chip-package-board 協同設計

國立交通大學電子所: I8 \* u' ^$ F) A& v
陳宏明 教授

12:00 ~ 13:00

午餐


" }$ S, u' i  m; r6 r' b0 d$ ?

13:00 ~ 14:00

SiP功率與信號整合性

國立中山大學資工系
1 u- U; v6 B% d, w* x6 B李淑敏 教授

14:00 ~ 15:00

3-D IC可測性設計

國立中央大學電機系
, ?. Q1 d( B' ?) h李進福 教授





歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2