Chip123 科技應用創新平台

標題: 請教一個LVS的問題 [打印本頁]
作者: langrange    時間: 2010-8-24 03:54 PM
標題: 請教一個LVS的問題
calibre做過LVS之後
2 Y0 V. h, {' ~# r2 j* L- D# y顯示Error：Connectivity errors
& ^4 i/ c! ], ]/ P0 C7 F6 y/ c" u而後在DETAILED INSTANCE CONNECTIONS中有如下信息：0 J: o2 H8 I5 m" t. m& B3 Q% n$ l3 S
M0（4.600，2.200） MN（NMOS_5P0）                           XI0/MMN1 MN（NMOS_5P0）
- t1 K; D# _! K              g:5                                                                                   g:XI0/net174 @# G8 |! K4 ]: W; [* n
                     s:5                                                                                   s:XI0/net17# j! |! @5 c% \9 W7 s/ j* {: g
                     d:VSSA                                                                             **VSSA**
- t5 s" K; I2 ]6 M$ F                     b:VSSA                                                                             **VSSA** / h1 b8 ^* h/ U+ I
                   **VSSA**                                                                          s:BIAS
. g* X7 b3 K% ]% v+ i( K. S! `                   **VSSA**                                                                          b:BIAS" a% m, c6 ]9 k  h6 O8 X
開始我覺得是MOS管的pin連接錯了
. U5 x- o  T6 h' m  y3 N* O2 p2 o2 j後來看了layout和source的netlist，裏面是這麼寫的
  y% C! U, C7 h' J% O% t; elayout中：M0 VSSA 5 5 VSSA6 V  X2 p. l; n' \% ?
source中：MMN1 net17 net17 VSSA VSSA: d! U! i2 ~0 Y: _5 ~$ s8 }% {
在兩個netlist中，這兩個管子都和BIAS無關，但爲什麽上面會顯示MMN1的d和b接到了BIAS上？
* I4 Y( W7 ?9 F) Q7 R3 I我的錯誤在哪裡？請各位指點，多謝了。
作者: o_alice    時間: 2010-8-25 09:49 AM
感覺M0的source 接錯了.
( M& B, t  Q) E5 tNetlist  中: drain  gate  source sub
  U- g5 I8 g. k1 ]                          Net17  net17 vssa   vssa 0 c# k: u9 b4 v8 X; V
Drain 與gate 接一起$ l% X, M7 ]' L( r5 _" p( Z
但是layout中把 gate 與 source  接在一起了.
作者: langrange    時間: 2010-8-25 04:33 PM
問題已經找到了，還是自己太粗心，在symbol的連接中有跟線連錯了



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2