Chip123 科技應用創新平台

標題: PLL問題，Charge Pump 中 OPamp 的 Bandwidth 該如何決定?? [打印本頁]
作者: hisanick    時間: 2010-8-3 02:55 PM
標題: PLL問題，Charge Pump 中 OPamp 的 Bandwidth 該如何決定??
[attach]10405[/attach]2 }  \% |! G/ o. K" }0 O

, a7 }: H& z' s* _( V如圖所示，小弟我製作了這種架構的 charge pump ，使用 opamp 經 M8 調變讓C .D 兩點電壓相同。, U- N+ M/ n0 B. x* ^3 w
6 ^% Q, l& }1 b8 ~" X  t
然後再使用 CURRENT MIRROR 使 charge/ discharge current 相同! c8 L5 j( @6 m7 P$ S' F9 M
% m  r0 K6 t' m1 W: o
5 S( K; @* J. H4 Z
我的問題是，我的 reference clock 是 24MHz 但是 OPamp 再 24MHz 的gain 為負值，CP可以正常使用 ( Icharge = I discharge)
; s3 ~; b9 |, ^& C8 J: O: O0 p1 z
照理說 opamp 一端為定電壓，另一端會因 charge/discharge current 而 每一週期改變一次電壓
# N1 e8 p- |/ f& w8 q" J8 j9 ]2 O: \6 j
也就是說 OPamp 會看到 24MHz signal @ D 端, f( g6 n: [) l" ^, z1 ^
0 i: n# r/ T" e: O
照理說OPAMP GAIN是負值(dB) 在我的 opamp output 端 應該就不會有多大的變化了，但是我實際模擬的情況下 C, D 點電壓 幾乎是相同' Y  {! M- m' P, k( \9 m( o
  f  Y8 A, A3 V
換句話說，OPAMP 有在工作。( D- U, [! y4 |$ q& O

& f9 ]2 S- w: I
2 Q0 G8 T6 L1 Q0 }  l& R5 C請問 1. 我的盲點在哪呢???# R/ P- X; p! x/ s0 x

4 i0 p: l! v) v        2. 此架構OPAMP 的 BW 該如何去選擇??? (跟 Ref freq有關  還是跟我的 loop BW 有關係??)
作者: jackrabbit    時間: 2010-8-6 05:47 PM
要不要說一下你怎麼模擬的呢? CL 電壓是從0開始跑嗎?
, A- _" M) r+ Q3 yC1給多大? 試試C1拿掉看如何? 感覺OP其實是沒作用, 是靠C1在提供current mirror 的bias~
作者: hisanick    時間: 2010-8-7 12:18 AM
要不要說一下你怎麼模擬的呢? CL 電壓是從0開始跑嗎?
6 o7 z  k  V: Y) b7 m( i3 d( UC1給多大? 試試C1拿掉看如何? 感覺OP其實是沒作用, 是 ...; A8 g; ]; ]2 ^. U0 O
jackrabbit 發表於 2010-8-6 05:47 PM
+ }- I, q+ D* n* i, u

) P# g$ w% E5 M6 t; q) L7 n! j唉呀我忘了說，我 OPamp 輸出端電壓，有內建 self bias circuit。 故上端 Current mirror 是有用的" A$ q9 n" Y5 _
模擬是使用 cadence 直接在 CP output 接 VDC 掃 電壓從低到高。0 z' K9 I2 Q/ Y3 c+ D/ e
模擬後可發現 Charge current = discharge current.
作者: d8961332    時間: 2010-8-9 11:50 AM
好問題,我目前也在遭遇這問題,拜託板上高手解答了
作者: linping123    時間: 2010-8-12 02:15 PM
用VDC做的是直流扫描，OP在直流是是有增益的，所以能看到OP起作用了，两个电压相等。但在24MHz动作时，OP增益为负，可能就失去作用了，这时两个电流就不等了。
作者: gyamwoo    時間: 2010-8-18 10:33 AM
用VDC做的是直流扫描，OP在直流是是有增益的，所以能看到OP起作用了，两个电压相等。但在24MHz动作时，OP增 ...
1 R% C+ p+ N  B! l( h6 D7 y$ L) f3 tlinping123 發表於 2010-8-12 02:15 PM
7 ^/ a5 q: p* E/ k

& V; U8 V% r/ S( L- O所以應該要使用暫態分析去看你CD兩點的電壓變化，條件就分別設置使control voltage往上升跟下降的情形吧
作者: Chipfish    時間: 2010-9-15 03:15 PM
好問題,我目前也在遭遇這問題,拜託板上高手解答了
作者: juro0827    時間: 2010-9-27 01:36 PM
雖然我用的是不同的CP
. _3 T+ N# ^/ z, t: Q但也遇到相關問題
作者: jackrabbit    時間: 2010-9-28 03:44 PM
樓上已經有人回答了啊
; ?5 A8 o! F3 K, \這要用transient去模擬才對, 怎會用DC呢?
9 r* |. \- G! p* S# y+ H! r跑下去就知道問題在哪了~ 多probe幾點出來看!1 _" Q& U% r: D5 x- X$ |
如果不想花時間去寫up/dn的訊號, 就整個PLL接起來跑囉(前提是你其他block都要bug free...): W6 c4 b; s8 @. [/ T
再想不通再提出來大家討論吧!



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2