Chip123 科技應用創新平台

標題: PLL問題，Charge Pump 中 OPamp 的 Bandwidth 該如何決定?? [打印本頁]
作者: hisanick    時間: 2010-8-3 02:55 PM
標題: PLL問題，Charge Pump 中 OPamp 的 Bandwidth 該如何決定??
[attach]10405[/attach]* C( ]( S' f1 s' i
9 D8 Y# j( y$ P' ?
如圖所示，小弟我製作了這種架構的 charge pump ，使用 opamp 經 M8 調變讓C .D 兩點電壓相同。6 e7 q5 w$ m% J" S" D
2 u  ^, ]: L( Y% _1 {
然後再使用 CURRENT MIRROR 使 charge/ discharge current 相同
3 n: C* p! X, L2 l  i9 r1 U1 L) B! ^; |# `( X7 n
: \; {: n# N: T' r; ?: t
我的問題是，我的 reference clock 是 24MHz 但是 OPamp 再 24MHz 的gain 為負值，CP可以正常使用 ( Icharge = I discharge)
# N& n' `; h8 k" S5 b& l" v9 E  a8 Y& m9 }5 F# Y6 _
照理說 opamp 一端為定電壓，另一端會因 charge/discharge current 而 每一週期改變一次電壓
, h2 U$ a$ y6 U5 G& _7 R; \0 h2 N: ^6 U
也就是說 OPamp 會看到 24MHz signal @ D 端
* }# E: h7 d8 V- }$ N9 Y
  x+ J7 \- k% L照理說OPAMP GAIN是負值(dB) 在我的 opamp output 端 應該就不會有多大的變化了，但是我實際模擬的情況下 C, D 點電壓 幾乎是相同; q; V+ L, x8 |( \; z
3 [! `# Z2 D9 p7 S$ y4 n
換句話說，OPAMP 有在工作。
$ Z- X1 K7 o/ `/ J( [' d
: \7 g$ U  u, o' _
. o' X" k0 V' `& X2 n請問 1. 我的盲點在哪呢???
. W- a$ S' X/ F8 L0 w% ~6 Y/ |9 [" ~5 {8 ~
        2. 此架構OPAMP 的 BW 該如何去選擇??? (跟 Ref freq有關  還是跟我的 loop BW 有關係??)
作者: jackrabbit    時間: 2010-8-6 05:47 PM
要不要說一下你怎麼模擬的呢? CL 電壓是從0開始跑嗎?, V1 K  y+ c- ~  J
C1給多大? 試試C1拿掉看如何? 感覺OP其實是沒作用, 是靠C1在提供current mirror 的bias~
作者: hisanick    時間: 2010-8-7 12:18 AM
要不要說一下你怎麼模擬的呢? CL 電壓是從0開始跑嗎?8 Y' t+ U- D: O$ w- f
C1給多大? 試試C1拿掉看如何? 感覺OP其實是沒作用, 是 ...
! u3 ?5 N- c$ |( J4 _  O8 `jackrabbit 發表於 2010-8-6 05:47 PM
5 ~+ ^: o0 O  r9 e
9 x& e$ H3 Q4 L: `
唉呀我忘了說，我 OPamp 輸出端電壓，有內建 self bias circuit。 故上端 Current mirror 是有用的
$ l3 A/ B3 e- i8 l模擬是使用 cadence 直接在 CP output 接 VDC 掃 電壓從低到高。$ \0 u" k4 Z1 S. F  }, E2 @
模擬後可發現 Charge current = discharge current.
作者: d8961332    時間: 2010-8-9 11:50 AM
好問題,我目前也在遭遇這問題,拜託板上高手解答了
作者: linping123    時間: 2010-8-12 02:15 PM
用VDC做的是直流扫描，OP在直流是是有增益的，所以能看到OP起作用了，两个电压相等。但在24MHz动作时，OP增益为负，可能就失去作用了，这时两个电流就不等了。
作者: gyamwoo    時間: 2010-8-18 10:33 AM
用VDC做的是直流扫描，OP在直流是是有增益的，所以能看到OP起作用了，两个电压相等。但在24MHz动作时，OP增 ...1 G+ x8 ?5 J6 J2 j5 m
linping123 發表於 2010-8-12 02:15 PM
& ~( ?. i/ W1 T& c( E' C

8 Y8 y( r3 W' J所以應該要使用暫態分析去看你CD兩點的電壓變化，條件就分別設置使control voltage往上升跟下降的情形吧
作者: Chipfish    時間: 2010-9-15 03:15 PM
好問題,我目前也在遭遇這問題,拜託板上高手解答了
作者: juro0827    時間: 2010-9-27 01:36 PM
雖然我用的是不同的CP
" t( s8 `$ u! \% K9 t& o7 j( w但也遇到相關問題
作者: jackrabbit    時間: 2010-9-28 03:44 PM
樓上已經有人回答了啊4 ?- p8 G4 f3 Q/ V, K8 U
這要用transient去模擬才對, 怎會用DC呢?, [4 {2 j8 f  a5 C) L0 z# w
跑下去就知道問題在哪了~ 多probe幾點出來看!
# a; L6 t: n6 L8 i8 G如果不想花時間去寫up/dn的訊號, 就整個PLL接起來跑囉(前提是你其他block都要bug free...)
& p! I- y5 N8 [$ o8 N/ p再想不通再提出來大家討論吧!



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2